제1장 컴퓨터의 개요 ... 13 1-1. 컴퓨터의 성질 ... 13 1-2. 컴퓨터의 능력 ... 16 1-3. 불린 대수(Boolean Algebra) ... 19 1-3-1. 불린 대수의 연산자 ... 19 1-3-2. 불린 대수의 정리 ... 22 1-4. 카나프 도표(Karnaugh map) ... 23 1-4-1. 두 개의 변수를 위한 카나프 도표 ... 24 1-4-2. 세 개 이상의 변수를 위한 카나프 도표 ... 26 1-4-3. 무관 조건항(Don't care conditions) ... 30 1-5. 논리 게이트와 조합 회로 ... 32 1-5-1. 기본적 논리 회로 ... 32 1-5-2. 논리 게이트의 성질 ... 35 1-5-3. 가산기 ... 37 1-5-4. 감산기 ... 41 연습문제 ... 44 제2장 순차 회로와 디지탈 시스템 소자 ... 47 2-1. 플립 플롭 ... 48 2-1-1. RS 플립 플롭 ... 49 2-1-2. 클릭 제어 RS 플립 플롭 ... 50 2-1-3. JK, D와 T 플립 플롭 ... 51 2-1-4. 주-종 플립 플롭(Master-Slave Flip-Flop) ... 53 2-1-5. 모서리 유도(Edge-triggered) 플립 플롭 ... 54 2-2. 순차 회로의 설계 ... 56 2-2-1. 상태표, 상태도, 상태방정식 ... 56 2-2-2. 플립 플롭의 상태 변화표(flip-flop excitation table) ... 58 2-2-3, 설계 절차 ... 59 2-2-4. 순차 회로의 설계 예 ... 60 2-3. 레지스터(Register) ... 63 2-3-1. 저장 레지스터(Storage Register) ... 64 2-3-2. 자리 이동 레지스터(Shift Register) ... 66 2-4. 조합 회로 소자 ... 69 2-4-1. 디코더(Decoder) ... 69 2-4-2. 디멀티플렉서와 멀티플렉서 ... 71 2-4-3. 인코더와 특수한 디코더 ... 74 2-4-4. 비교기 ... 75 2-5. 순차 회로 소자 ... 77 2-5-1. 리플 카운터(Ripple Counter) ... 77 2-5-2. 동기식 2진 카운터 ... 78 연습 문제 ... 80 제3장 데이타와 표현 ... 83 3-1. 데이타 표현의 중요성 ... 83 3-2. 고정소숫점 자릿수 ... 84 3-2-1. 여러 기수의 수 ... 84 3-2-2. 음수의 표현 ... 88 3-2-3. 자리 이동(Shift) 연산 ... 91 3-2-4. 수의 표현의 다른 형태 ... 93 3-3. 부동소숫점 자릿수 ... 94 3-4. 문자의 표현을 위한 로드 ... 98 연습 문제 ... 101 제4장 기억 장치 ... 103 4-1. 개요 ... 103 4-2. 기억 소자 ... 105 4-2-1. RAM(Random Access Memory) ... 105 4-2-2. ROM(Read Only Memory) ... 108 4-2-3. PLA(Programmable Logic Array) ... 110 4-3. 기억 장치의 특성 ... 111 4-3-1. 메모리 계층(Memory Hierarchy) ... 112 4-3-2. 액세스 율과 방법 ... 113 4-3-3. 기억의 보존성 ... 115 4-3-4. 사이클 시간과 데이타 전송률(Data Transfer Rate) ... 117 4-4. 직접 액세스 기억 장치(RAM) ... 118 4-4-1. 메모리의 배열 구성(Arraly Organzation) ... 119 4-4-2. 메모리의 주소 지정 기법(Memory Addressing) ... 121 4-4-3. 메모리의 구현(Implemenation) ... 122 4-5. 직렬 액세스 기억 장치(Serial Access Memory) ... 124 4-6. 메모리 스택과 큐 메모리 ... 126 4-6-1. 메모리 스택 ... 126 4-6-2. 큐(queue) 메모리 ... 129 연습문제 ... 131 제5장 프로세서 ... 133 5-1. 프로세서의 구성 ... 133 5-1-1. 중앙 처리 장치의 기본 구성 ... 136 5-1-2. 병렬 수행(Parallel Execution) ... 138 5-1-3. 버스(bus)의 구조 ... 139 5-2. 명령어 ... 141 5-2-1. 주소 지정 방식(Addressing Mode) ... 143 5-2-2. 명령어 집합(Instruction Set) ... 148 5-2-3. 명령어의 주기(Instruction Cycle) ... 154 5-3. 산술 논리 연산 장치(ALU) ... 159 연습 문제 ... 161 제6장 제어 장치 ... 163 6-1. 제어 구성 ... 163 6-1-1. 명령어 순서 처리 ... 166 6-1-2. 명령어 해석 ... 171 6-2. 고정 배선 제어 ... 173 6-2-1. 상태표 방법 ... 173 6-2-2. 지연 소자 방법 ... 175 6-2-3. 순차 카운터 방법 ... 178 6-2-4. 중앙 처리 장치 제어 장치 ... 181 연습문제 ... 186 제7장 마이크로 프로그래밍 ... 187 7-1. 마이크로 프로그램된 제어 ... 187 7-1-1. 제어 메모리 ... 188 7-1-2. 마이크로 프로그램 순서 처리 ... 190 7-2. 마이크로 프로그래밍 ... 196 7-3. 마이크로 명령어 형식 ... 201 7-3-1. 수평 마이크로 명령어 ... 201 7-3-2. 제어 비트의 인코딩(Encoding) ... 203 7-3-3. 다양한 워드 양식 ... 204 7-3-4. 수직 마이크로 명령어 ... 205 7-3-5. 나노 메모리와 나노 명령어 ... 206 7-4. 마이크로 프로그래밍의 장점과 적용 ... 207 연습문제 ... 210 제8장 상호 연결 네트워크 ... 211 8-1. 서론 ... 211 8-2. 버스 상호 연결 네트워크(Bus Interconnection Network) ... 213 8-3. 할당 네트워크의 특성 ... 218 8-3-1. 할당 네트워크의 사상 ... 218 8-3-2. 할당 네트워크의 시간 고려 ... 219 8-3-3. 할당 네트워크의 제어와 충돌 해결 ... 220 8-4. 전형적인 할당 네트워크 ... 222 8-4-1. 멀티 버스 할당 네트워크 ... 222 8-4-2. 크로스바 할당 네트워크 ... 222 8-4-3. 다단계 네트워크(Multistage Network) ... 227 8-5. 컴퓨터 네트워크 ... 233 연습문제 ... 236 제9장 입출력 시스템과 인터럽트 ... 239 9-1. 주변 장치와 입출력 인터페이스 ... 240 9-1-1. 입출력 장치 ... 240 9-1-2. 입출력 인터페이스(I / O Interface) ... 242 9-2. 데이타 전송 ... 243 9-2-1. 스트로브 제어 ... 244 9-2-2. 핸드쉐이킹 ... 245 9-3. DMA와 인터럽트 ... 250 9-3-1. 프로그램된 입출력(Programmed I / O) ... 251 9-3-2. DMA(Direct Memory Access) ... 255 9-3-3. 인터럽트(Interrupt) ... 259 9-4. 입출력 프로세서 ... 266 연습 문제 ... 270 제10장 기억 장치의 계층 구조와 이용 ... 271 10-1. 보조 기억 장치 ... 272 10-1-1. 자기 드럼(Magnetic Drum) ... 272 10-1-2. 자기 디스크(Magnetic Disk) ... 274 10-1-3. 자기 테이프(Magnetic Tape) ... 276 10-2. 가상 기억 장치와 메모리 계층 구조 ... 279 10-2-1. 가상 기억 장치(Uirtual Memory) ... 280 10-2-2. 메모리 계층 구조(Memory Hierarchy) ... 283 10-3. 고속 기억 장치(High-Speed Memory) ... 286 10-3-1. 복수 모듈 기억 장치와 인터리빙(Interleaving) ... 286 10-3-2. 캐쉬 메모리(Cache Memory) ... 290 10-3-3. 내용 지정 기억 장치(Associative Memory) ... 293 연습 문제 ... 297