목차
1권 하드웨어
1장 서론 ... 1
2장 논리설계 ... 3
2.1 레지스터 전송논리 설계 ... 3
2.2 조합회로 설계 ... 4
2.2.1 논리함수와 표현방법 ... 4
2.2.2 논리식의 간단화 ... 5
[1] 퀸 - 맥클러스키(Quine - McCluskey) 방법 ... 6
[2] 카르노맵을 이용하는 방법 ... 8
[3] 돈케어(don't care)를 이용한 간단화 ... 8
[4] 복수 논리식의 간단화 ... 9
2.2.3 조합회로의 실현 ... 9
[1] 기본논리게이트에 의한 실현 ... 9
[2] ROM 및 PLA에 의한 실현 ... 10
2.2.4 대표적인 조합회로 ... 11
[1] 전가산기 ... 11
[2] 자리올림 예견 가산기 ... 11
[3] 디코더 ... 12
2.3 순서회로 설계 ... 12
2.3.1 순서회로 모델 ... 12
2.3.2 상태 천이도 ... 13
2.3.3 상태의 등가성 ... 14
2.3.4 상태할당과 상태 천이표 ... 14
2.3.5 상태변수함수와 출력변수함수 ... 15
2.3.6 순서회로의 실현 ... 16
[1] 와이어드 로직(wired logic) 방식에 의한 제약회로 ... 16
[2] 마이크로프로그램(microprogram) 방식에 의한 제어회로 ... 17
2.4 지연과 비동기식 설계 ... 18
2.4.1 지연 ... 18
2.4.2 해저드 ... 19
2.4.3 레이스 ... 20
2.4.4 비동기식 설계 ... 21
2.5 테스트 용이화·폴트 톨러런스 설계 ... 22
2.5.1 논리회로의 고장 ... 22
2.5.2 스캔 패스법 ... 22
2.5.3 이입 자기 테스트법 ... 23
2.5.4 오류검출 부호 ... 24
[1] 패리티 체크 부호 ... 25
[2] 정중부호 ... 25
2.5.5 오류검출 산술회로 ... 25
[1] 패리티 체크가 있는 가산기 ... 25
[2] 패리티체크가 있는 카운터 ... 26
2.5.6 셀프체킹 회로 ... 27
[1] 패리티 부호 체커 ... 27
[2] nCm 부호 체커 ... 27
2.5.7 오류 매스크 ... 28
3장 고속연산회로 알고리즘 ... 29
3.1 수의 표현법 ... 29
3.1.1 부호 디지트 표현 ... 29
3.1.2 잉여수 표시법 ... 31
3.2 가감승제산 회로 알고리즘 ... 31
3.2.1 가감산 회로 알고리즘 ... 31
[1] 순차 캐리 방식 ... 32
[2] 캐리 예견 방식 ... 32
[3] 캐리 선택 방법 ... 32
[4] 캐리 비월 방식 ... 33
[5] 캐리 완료검출 방식 ... 33
[6] 캐리 보존 방식 ... 33
3.2.2 승산회로 알고리즘 ... 34
[1] 순차형 승산법 ... 34
[2] 배열형 승산법 ... 34
[3] 병렬 카운터형 승산법 ... 34
[4] 용장 2진 가산 트리를 이용한 승산법 ... 36
[5] ROM을 이용한 승산법 ... 36
3.2.3 제산회로 알고리즘 ... 36
[1] 감산 쉬프트형 제산법 ... 37
[2] 승산형 제산법 ... 38
3.3 초등함수계산 회로 알고리즘 ... 39
3.3.1 CORDIC 법에 의한 삼각함수의 계산 ... 39
3.3.2 STL 법에 의한 지수·대수함수의 계산 ... 40
3.4 시스톨릭 알고리즘 ... 40
3.4.1 1차원 SA 알고리즘 ... 41
3.4.2 SA에 관한 기본 성질 ... 44
[1] 파이프라인 인터발 축소법칙 ... 46
[2] 가속법칙 ... 46
[3] 브로드캐스트 / 글로벌 컨트롤 제거법칙 ... 48
[4] 선형시간 등가성 법칙 ... 48
[5] 언어수리능력 ... 49
[6] 실시간 SA의 능력적 계층성 ... 49
4장 설계자동화 기술 ... 50
4.1 서론 ... 50
4.2 하드웨어 기술언어 ... 52
4.2.1 VHDL ... 52
4.2.2 Verilog HDL ... 53
4.2.3 UDL / I ... 53
4.2.4 SFL ... 53
4.3 형식적 검증 ... 55
4.3.1 개요 ... 55
4.3.2 시상논리의 기호모델 검사법 ... 55
[1] 순서회로의 표현 ... 55
[2] CTL ... 56
[3] 기호 모델 검사 ... 57
4.3.3 순서기계의 등가성 판정에 의한 검증법 ... 58
4.4 논리합성 ... 59
4.4.1 논리합성의 흐름 ... 59
4.4.2 2단 논리회로 ... 59
4.4.3 다단논리회로 ... 62
[1] 적항을 이용한 팩토링 ... 63
[2] 논리식의 나눗셈 ... 63
[3] 다단논리 최적화 ... 65
4.5 기능·논리 시뮬레이션 ... 65
[1] 기본 알고리즘 ... 66
[2] 시뮬레이션 정밀도 ... 68
4.5.1 병렬논리 시뮬레이터 ... 69
[1] 동기식 논리 시뮬레이터 ... 69
[2] 비동기식 논리 시뮬레이터 ... 70
4.6 회로 시뮬레이션 ... 71
4.6.1 VLSI 회로 시뮬레이션 ... 71
4.6.2 디바이스 모델 ... 72
4.6.3 회로 시뮬레이션 기법 ... 74
4.7 배치배선 ... 75
4.7.1 분할(partitioning) ... 75
4.7.2 할당(assignment) ... 75
4.7.3 배치(placement) ... 76
4.7.4 배선(routing) ... 77
[1] 순차상세배선 방법 ... 77
[2] 일괄상세배선 방법 ... 77
[3] 순차개략배선 방법 ... 78
[4] 일괄개략배선 방법 ... 78
4.7.5 성능지향 배치배선 ... 78
[1] 배선지연 모델과 타이밍 해석 ... 78
[2] 성능지향배치 ... 79
[3] 성능지향배선 ... 79
4.8 테스트·진단 ... 79
4.8.1 고장 모델 ... 79
4.8.2 테스트·진단 ... 80
4.8.3 테스트 생성 알고리즘 ... 81
4.8.4 고장 시뮬레이션 ... 82
5장 초 LSI 설계 ... 84
5.1 디바이스 기술 ... 84
5.2 메모리 LSI 기술 ... 87
5.2.1 SRAM ... 88
[1] SRAM의 메모리 쉘 ... 89
[2] SRAM의 종류 ... 90
5.2.2 DRAM ... 90
[1] DRAM의 메모리 쉘 ... 91
[2] 리프레쉬 ... 92
[3] DRAM의 종류 ... 93
5.2.3 ROM ... 95
[1] ROM의 종류 ... 95
5.3 논리 LSI 기술 ... 100
5.3.1 분류 ... 100
5.3.2 ASIC ... 101
[1] ASIC의 선택기준 ... 101
[2] 게이트 어레이 ... 102
[3] 스탠다드 쉘 ... 103
[4] 개발 플로우와 유저 인터페이스 ... 104
[5] FPGA ... 105
5.4 마이크로프로세서기술 ... 106
5.4.1 마이크로프로세서 ... 106
5.4.2 LSI 기술과 마이크로 프로세서 기술 ... 107
5.4.3 RISC ... 108
5.4.4 병렬처리 ... 109
5.4.5 온칩 캐쉬 ... 111
5.4.6 에러 구제기술 ... 112
5.4.7 저소비전력화 기술 ... 113
5.5 미래의 기술 ... 114
5.5.1 신 LSI 기술 ... 114
5.5.2 신소자(RHET, 조셉슨 소자) ... 117
6장 실장 기술 ... 121
6.1 개요 ... 121
6.1.1 LSI 디바이스 실장기술 ... 121
6.1.2 기판실장기술 ... 122
6.1.3 케이스 실장기술 ... 122
6.2 실장설계 ... 123
6.2.1 실장설계 절차 ... 123
6.2.2 실장설계의 기본검토 사항 ... 123
[1] 소형화 ... 123
[2] 고속화 ... 124
[3] 신뢰성 ... 124
6.3 다층 프린트 배선판 ... 124
6.3.1 다층 프린트 배선판의 특징, 종류, 구조 ... 124
[1] 특징 ... 124
[2] 종류, 구조 ... 125
6.3.2 다층 프린트 배선판의 특성 ... 126
6.3.3 신재료 ... 126
6.4 부품실장기술 ... 126
6.4.1 LSI 소자 실장기술 ... 127
[1] LSI 칩의 단자접속기술 ... 127
[2] 패키지 기술 ... 127
6.4.2 기판실장기술 ... 129
[1] 스루홀 실장방식 ... 129
[2] 표면실장방식 ... 129
6.5 MCM 기술 ... 130
6.5.1 MCM의 정의 ... 130
6.5.2 MCM의 종류 ... 130
[1] MCM - L(laminate) ... 130
[2] MCM - C(ceramic) ... 131
[3] MCM - D(deposited thin film) ... 131
6.5.3 MCM 보급상의 과제 ... 131
6.6 냉각기술 ... 132
6.6.1 냉각기술의 필요성 ... 132
6.6.2 냉각방식 ... 132
6.6.3 공냉기술 ... 133
[1] LSI 칩∼LSI 케이스 ... 133
[2] LSI 케이스∼장치내공기 ... 133
[3] 장치내공기∼장치외공기 ... 134
6.6.4 액냉기술 ... 135
[1] 전도액냉방식 ... 135
[2] 침적액 냉방식 ... 136
[3] 하이브리드 냉각방식 ... 136
6.7 미래의 고밀도, 고성능 실장 ... 136
6.7.1 베어칩 실장기술 ... 136
6.7.2 LSI 패키지 기술 ... 137
6.7.3 배선기판기술 ... 137
7장 외부기억장치 ... 138
7.1 서론 ... 138
7.2 자기 디스크장치 ... 139
7.2.1 용도와 위치 ... 139
7.2.2 장치의 구성과 동작 ... 141
[1] 구성과 기능 ... 141
[2] 기록 포맷 ... 141
[3] 장치의 동작 ... 142
[4] 시스템적 구성요건 ... 143
7.2.3 주요기술 ... 144
[1] 기록매체 ... 144
[2] 자기헤드 ... 144
[3] 신호기록 재생기술 ... 145
[4] 오류 제어 ... 145
[5] 헤드 위치결정 기술 ... 146
[6] 기구 기술 ... 146
7.3 자기 테이프장치 ... 146
7.3.1 용도와 위치 ... 146
7.3.2 장치의 구성과 동작 ... 148
7.3.3 주요기술 ... 149
[1] 자기 테이프 ... 149
[2] 자기헤드 ... 150
[3] 신호처리 ... 151
[4] 오류제어 ... 151
[5] 데이터 압축 ... 152
7.3.4 자기 테이프 라이브러리 시스템 ... 152
7.4 광디스크 장치 ... 153
7.4.1 광디스크의 종류와 개발 경위 ... 153
[1] 재생전용형 광디스크 ... 153
[2] 추가기록형 광디스크 ... 154
[3] 다기록형 광디스크 ... 154
7.4.2 장치의 구성과 동작 ... 155
[1] 광스포트의 형상 ... 155
[2] 자동초점 제어 ... 156
[3] 트랙킹 제어 ... 156
[4] 기록·재생 ... 157
7.4.3 원판의 기본구성과 제작 프로세스 ... 159
7.5 플로피 디스크 장치 ... 160
8장 멀티미디어 입출력기기 ... 162
8.1 입력장치 ... 162
8.1.1 문자입력장치 ... 162
[1] 문자판독장치 ... 162
[2] 부호화 문자판독 장치 ... 163
[3] 음성입력장치 ... 163
8.1.2 좌표입력장치 ... 164
[1] 2차원 좌표입력장치 ... 164
[2] 3차원 좌표입력장치 ... 166
8.1.3 화상입력장치 ... 167
[1] 스캐너 ... 167
[2] 비디오 카메라 ... 168
8.2 출력장치 ... 169
8.2.1 서론 ... 169
8.2.2 프린터 플로터 ... 170
[1] 기록방식 ... 170
[2] 고화질처리 ... 172
8.2.3 디스플레이 ... 174
[1] 표시 디바이스 ... 174
[2] 윈도우 시스템 ... 176
[3] 3차원 영상 ... 176
8.3 오디오·비디오 입출력장치 ... 177
8.3.1 서론 ... 177
8.3.2 오디오·비디오 신호규격 ... 178
[1] 비디오 신호규격 ... 178
[2] 오디오 신호규격 ... 179
8.3.3 오디오·비디오 압축방식 ... 179
[1] 비디오 압축방식 ... 179
[2] 오디오 압축방식 ... 182
8.3.4 CD ... 182
8.4 전송용 장치 ... 185
8.4.1 개요 ... 185
8.4.2 일반교환 전화망용 모뎀 ... 186
[1] 변조방식 ... 186
[2] 표준화 동향 ... 186
8.4.3 그밖의 전송용 장치 ... 187
8.5 입출력기기 인터페이스 ... 187
8.5.1 개요 ... 187
8.5.2 입출력기기 인터페이스의 분류 ... 187
[1] 시스템 구성위치에 의한 분류 ... 187
[2] 토폴로지에 의한 분류 ... 188
[3] 데이터 전송방식에 의한 분류 ... 188
[4] 제어관계에 의한 분류 ... 189
8.5.3 각종 인터페이스 ... 189
[1] 시스템 버스 / 확장 버스 ... 189
[2] 외부기기 인터페이스 ... 189
[3] 네트워크 인터페이스 ... 190
2권 컴퓨터 아키텍처
1장 서론 ... 191
1.1 컴퓨터 아키텍처 ... 191
1.1.1 정의 ... 191
1.1.2 컴퓨터 시스템의 기능과 여러 가지 아키텍처 ... 191
[1] 컴퓨터 시스템의 기능 레벨 ... 191
[2] 정보처리 과정의 기능 레벨과 여러 가지 컴퓨터 아키텍처 ... 192
[3] 명령 세트 아키텍처 ... 192
[4] 컴퓨터 시스템의 하드웨어 구성과 여러 가지 컴퓨터 아키텍처 ... 193
[5] 컴퓨터 아키텍처의 정의와 여러 가지 컴퓨터 ... 193
1.1.3 컴퓨터 아키텍처의 설계 ... 193
[1] 하드웨어와 소프트웨어의 기능 분담 방식의 설계 ... 193
[2] 컴퓨터 아키텍처를 결정하는 요인 ... 194
1.2 컴퓨터아키텍처의 발전 ... 194
1.2.1 여명기 ... 194
1.2.2 연산 제어 방식 ... 195
1.2.3 메모리 방식 ... 197
1.2.4 I / O 방식 ... 197
1.2.5 시스템 구성 방식 ... 197
1.3 각종 컴퓨터 ... 199
1.3.1 범용 컴퓨터 ... 199
1.3.2 수퍼 컴퓨터 ... 200
1.3.3 전용 컴퓨터 ... 201
1.4 명령 세트와 데이터 형식 ... 203
1.4.1 명령 세트 아키텍처 ... 203
1.4.2 데이터의 형식 ... 206
[1] 수치 데이터의 표현 ... 206
[2] 비(非)수치 데이터 ... 208
1.5 성능 평가 ... 209
[1] SPEC ... 211
[2] PERFECT 벤치마크 ... 211
[3] The NAS parallel benchmarks(NPB) ... 211
[4] SPLASH ... 211
[5] EuroBen ... 212
[6] SLALOM 벤치마크 ... 212
1.6 컴퓨터아키텍처의 장래 ... 212
2장 프로세서 아키텍처 ... 215
2.1 명령 제어 방식 ... 215
2.1.1 데이터계와 제어계 ... 215
2.1.2 마이크로 프로그램 제어와 배선 논리에 의한 제어 ... 218
[1] 마이크로 프로그램 제어 방식 ... 218
[2] 배선논리 제어 방식 ... 220
2.1.3 각종 명령의 제어 ... 221
[1] 정수 연산 명령 ... 221
[2] 논리 연산 명령 ... 222
[3] load store 명령 ... 222
[4] 분기 명령 ... 222
[5] 부동 소수점 연산 명령 ... 224
2.1.4 인터럽트 ... 225
[1] 인터럽트 ... 226
[2] 호출 인터럽트 ... 227
[3] 인터럽트 처리 ... 228
[4] 인터럽트 처리로부터의 복귀 ... 228
2.2 파이프라인 제어 ... 230
2.2.1 파이프라인 제어 ... 230
2.2.2 명령 파이프라인과 연산 파이프라인 ... 233
2.2.3 파이프라인 제어의 흐름을 저해하는 요인 ... 234
[1] 구조 해저드 ... 234
[2] 데이터 hazard ... 234
[3] 제어 hazard ... 236
2.2.4 인터럽트와 파이프라인 제어 ... 239
2.2.5 벡터 처리 ... 241
2.2.6 메모리계의 파이프라인 처리 ... 241
2.3 RISC 프로세서 ... 242
2.3.1 RISC와 CISC ... 242
2.3.2 load store 아키텍처 ... 243
2.3.3 RISC 프로세서의 명령 제어 ... 244
2.4 명령 레벨의 다중·병렬 실행 ... 245
2.4.1 superscalar 방식 ... 245
2.4.2 수퍼 파이프라인 방식 ... 249
2.4.3 VLIW 방식 ... 249
2.4.4 멀티 - 스레드 아키텍처 ... 250
2.5 명령 레벨 병렬실행과 컴파일러 ... 252
2.5.1 명령 스케줄링 ... 252
[1] 기본 블록 내의 명령 스케줄링 ... 253
[2] 기본블록에 걸친 명령 스케줄링 ... 255
2.5.2 소프트웨어 파이프라이닝 ... 257
3장 메모리 아키텍처 ... 260
3.1 총론 ... 260
3.2 캐시 메모리 ... 262
3.2.1 캐시 메모리의 의의 ... 262
3.2.2 캐시의 구성 ... 262
3.2.3 캐시 miss의 제어 ... 265
3.2.4 캐시로의 쓰기명령 ... 265
[1] write - through 방식 ... 265
[2] write - back 방식 ... 266
3.2.5 캐시의 설계 ... 266
3.2.6 병렬 캐시 ... 267
[1] write - update 또는 ... 267
[2] write - invalidate 방식 ... 267
3.3 가상 메모리 ... 268
3.3.1 메모리 계층구성 ... 268
3.3.2 제어 방식 ... 269
[1] 어드레스 변환 ... 269
[2] 어드레스 변환의 고속화 ... 271
[3] 페이지 교체 ... 271
3.3.3 가상 메모리 공간의 다중화 ... 272
3.3.4 메모리 보호 ... 273
3.4 대규모 메모리 ... 273
3.4.1 대규모 메모리의 구성 ... 273
3.4.2 확장 메모리 ... 274
3.4.3 디스크 캐시 ... 276
3.4.4 디스크 어레이(disk array) ... 277
4장 입출력 아키텍처 ... 280
4.1 서론 ... 280
4.1.1 입출력 아키텍처의 목적 ... 280
4.1.2 입출력 처리 방식 ... 280
[1] 프로그램 제어 방식 ... 281
[2] DMA 제어 방식(direct memory 액세스) ... 281
[3] polling 방식 ... 281
[4] interrupt 방식 ... 281
4.1.3 인터럽트 기구 ... 281
4.1.4 범용기의 입출력 아키텍처 ... 282
4.1.5 마이크로 프로세서의 입출력 아키텍처 ... 282
4.2 입출력 기구의 구성 ... 283
4.2.1 입출력 기구를 구성하는 요소 ... 283
[1] 시스템 제어장치 ... 283
[2] 채널 ... 283
[3] 입출력 제어장치 ... 284
[4] 입출력 기기 ... 284
4.2.2 입출력 기구의 구성 방법 ... 284
[1] 디스크 채널 ... 285
[2] 통신 채널 ... 285
[3] 범용 버스 채널 ... 285
4.2.3 워크스테이션에서의 구성 예 ... 285
[1] 입출력 제어 ... 286
[2] 가상 어드레스의 support ... 286
4.3 채널 제어 방식 ... 287
4.3.1 채널의 종류 ... 287
[1] 전용 채널과 범용 채널 ... 287
[2] select 채널과 multiplex 채널 ... 287
4.3.2 입출력 동작 순서 ... 288
4.3.3 채널 command ... 288
[1] command ... 288
[2] count ... 288
[3] flag ... 289
[4] 데이터 어드레스 ... 289
4.3.4 체이닝(chaining) ... 289
4.3.5 error 처리 ... 289
[1] error의 통지 ... 289
[2] error 발생시의 처리 ... 290
4.3.6 동적 채널 기구 ... 290
4.4 버스 아키텍처 ... 291
4.4.1 버스의 성능 지표 ... 291
4.4.2 버스의 기본 동작 ... 292
4.4.3 버스의 신호선 ... 292
[1] 데이터선 ... 292
[2] 제어선 ... 293
4.4.4 버스 protocol ... 294
[1] 조정 ... 294
[2] 어드레스 전송 ... 294
[3] 데이터 전송 ... 294
[4] 응답 ... 294
[5] 종료 ... 295
4.4.5 버스의 장착 형태 ... 295
4.4.6 대표적인 버스의 예 ... 295
[1] 메모리 버스 / 시스템 버스 ... 295
[2] I / O 버스, 시스템 버스 ... 297
[3] 주변기기 버스 ... 298
5장 일반 이용 컴퓨터 ... 300
5.1 서론 ... 300
[1] 1960년대 ... 300
[2] 1970년대 ... 300
[3] 1980년대 ... 301
[4] 1990년대 전반 ... 301
[5] 최근의 경향과 앞으로의 전망 ... 301
5.2 마이크로 프로세서 ... 303
5.2.1 서론 ... 303
5.2.2 범용 마이크로프로세서 ... 303
5.2.3 RISC 프로세서 ... 304
5.2.4 현재 마이크로프로세서 ... 304
5.2.5 미래의 전망 ... 304
[1] RISC vs. CISC ... 304
[2] 고속화 ... 304
[3] 신뢰성 ... 304
5.3 메인 프레임 ... 305
5.3.1 개요 ... 305
5.3.2 하드웨어 ... 306
[1] CPU ... 306
[2] 메인 메모리 ... 306
[3] 캐시 ... 306
[4] 멀티프로세서 ... 306
[5] 컴퓨터의 분할 ... 307
[6] 가상 메모리 ... 308
[7] 채널 ... 308
5.3.3 소프트웨어 ... 308
[1] 오퍼레이팅 시스템(OS) ... 308
[2] 보조 메모리 장치관리 ... 309
[3] 시스템 관리 ... 309
5.3.4 장래 전망 ... 309
5.4 워크스테이션 / 서버 ... 309
5.4.1 개요 ... 309
5.4.2 역사 ... 310
5.4.3 하드웨어 구성 ... 311
[1] CPU ... 311
[2] 메인 메모리 ... 311
[3] 표시·입력장치 ... 311
[4] 통신 제어장치 ... 312
[5] 보조 메모리 장치 ... 312
5.4.4 소프트웨어 ... 312
[1] 오퍼레이팅 시스템(OS) ... 312
[2] window system ... 312
[3] 네트워크와 분산 처리 ... 313
5.4.5 이용 분야 ... 313
5.4.6 앞으로의 동향 ... 313
5.5 office computer ... 313
5.5.1 개요 ... 313
5.5.2 하드웨어 ... 314
[1] CPU ... 314
[2] 주변 장치 ... 314
5.5.3 소프트웨어 ... 315
5.6 퍼스널 컴퓨터 ... 315
5.6.1 개요 ... 315
5.6.2 하드웨어 ... 316
[1] CPU, 본체 ... 316
[2] 주변기기 ... 316
5.6.3 소프트웨어 ... 317
[1] OS ... 317
[2] 어플리케이션 ... 317
6장 벡터 컴퓨터 ... 318
6.1 서론 ... 318
6.1.1 벡터 컴퓨터 ... 318
6.1.2 벡터 컴퓨터의 기본 방식 ... 318
6.1.3 벡터 컴퓨터의 성능 지표 ... 323
6.1.4 벡터 컴퓨터의 발전 과정 ... 323
6.2 벡터컴퓨터의 아키텍처 ... 323
6.2.1 벡터 데이터의 종류 ... 323
6.2.2 벡터 연산의 종류 ... 325
6.2.3 조건부 벡터 연산방식 ... 326
6.2.4 메인 메모리 상의 벡터 참조방식 ... 326
6.2.5 오퍼랜드의 지정 방식과 레지스터의 종류 ... 328
[1] 오퍼랜드 지정 방식 ... 328
[2] 레지스터의 종류 ... 330
6.3 벡터 컴퓨터의 고속처리 실현방식 ... 330
6.3.1 벡터 컴퓨터의 시스템 구성 ... 330
6.3.2 벡터 고속 연산방식 ... 331
6.3.3 벡터 명령 제어 방식 ... 331
[1] 벡터 요소 레벨 병렬실행방식 ... 332
[2] 벡터 명령 레벨 병렬실행방식 ... 332
6.3.4 멀티??
닫기