머리말 ... ⅲ 제1부 조합 논리 시뮬레이션과 회로 합성 ... 1 1장 기본적인 논리 게이트 ... 3 1.1 기본적인 논리와 논리 기호 ... 3 1.2 논리의 확장 ... 8 1.3 논리의 조합 ... 11 1.4 하드웨어 기술언어의 개요 ... 13 1.5 하드웨어 기술 언어에 의한 논리 소자의 표현 ... 17 1.6 논리 소자의 특성 ... 21 연습문제 ... 24 2장 논리 연산 ... 29 2.1 논리 연산과 부울 대수 ... 29 2.2 드 모르간(De Morgan)의 정리 ... 33 2.3 VHDL에 의한 논리 회로 표현 ... 36 2.4 VHDL에 의한 논리 회로 시뮬레이션 ... 39 2.5 디지털 집적 회로 ... 41 연습문제 ... 45 3장 진리표로부터 논리식의 도출 ... 49 3.1 OR 논리의 진리표로부터 논리식의 도출 ... 49 3.2 최소항과 최대항에 의한 논리식의 도출 ... 51 3.3 VHDL에 의한 논리 함수의 합성 ... 55 연습문제 ... 59 4장 논리식의 간소화 ... 63 4.1 카르노 맵에 의한 논리식의 표현 ... 63 4.2 카르노 맵의 특성 ... 68 4.3 카르노 맵에 의한 논리식의 간소화 ... 70 연습문제 ... 78 5장 조합 논리 회로의 설계 ... 81 5.1 부호기(Encoder) ... 81 5.2 복호기(Decoder) ... 83 5.3 멀티플렉서(Multiplexer) ... 88 5.4 디멀티플렉서(Demultiplexer) ... 96 5.5 가산시 ... 97 5.6 감산기 ... 103 5.7 4비트 2진 가산기와 감산기 ... 104 5.8 2진 곱셈기(Binary Multiplier) ... 107 5.9 시프터 ... 109 부록 5-1 ... 111 연습문제 ... 121 제2부 순차 논리 시뮬레이션과 회로 합성 ... 123 6장 동기 순차 논리 회로 ... 125 6.1 D 플립플롭의 해석과 회로 설계 ... 126 6.1.1 D 플립플롭의 특성 ... 126 6.1.2 D 플립플롭을 사용한 순차 회로의 설계 ... 130 6.2 T 플립플롭의 해석과 회로 설계 ... 136 6.2.1 T 플립플롭의 특성과 회로 해석 ... 136 6.2.2 T 플립플롭을 사용한 순차 회로의 설계 ... 138 6.3 JK 플립플롭의 해석과 회로 설계 ... 140 6.3.1 JK 플립플롭의 특성과 회로 설계 ... 140 6.3.2 JK 플립플롭을 사용한 순차 논리 회로의 설계 ... 146 6.4 RS 플립플롭의 해석과 회로 설계 ... 148 6.4.1 RS 플립플롭의 특성과 회로 해석 ... 148 6.4.2 RS 플립플롭을 사용한 순차 논리 회로의 설계 ... 150 6.5 게이트로 구성된 플립플롭 ... 159 6.5.1 RS 래치와 플립플롭 ... 159 6.5.2 D 래치와 D 플립플롭 ... 163 6.5.3 T 플립플롭 ... 164 6.5.4 JK 플립플롭 ... 165 연습문제 ... 166 7장 카운터, 레지스터, 메모리, 프로그램 가능 소자의 구조 ... 171 7.1.1 카운터의 구조 ... 171 7.1.2 레지스터의 구조 ... 174 7.1.3 메모리의 구조 ... 178 7.1.4 프로그램 가능 소자 ... 192 연습문제 ... 206 8장 디지털 시스템의 설계 ... 209 8.1 레지스터 전송 ... 209 8.2 메모리의 전송 ... 214 8.3 산술, 논리 연산의 동작 ... 219 8.4 시프트 동작 ... 224 8.5 연산 후 결과의 상태 ... 228 연습문제 ... 232 9장 디지털 컴퓨터 설계 ... 235 9.1 마이크로 동작의 정의 ... 235 9.2 기본적인 형태의 컴퓨터 설계 ... 238 연습문제 ... 259 10장 비동기 순차 회로 ... 261 10.1 비동기 순차 논리 회로의 기본 형태 ... 261 10.2 비동기 회로에서의 해저드 ... 265 연습문제 ... 271 11장 디지털 시스템의 정보 체계 ... 273 11.1 정보 표현 코드 ... 273 11.2 정보의 전송 ... 280 11.3 수의 표현 ... 282 연습문제 ... 292 부록 ... 295 디지털 시스템 설계(부록 : CD-ROM 타이틀) ... 297 MyCAD(VHDL-Synthesis-Logic) Demo Sequence ... 315 (1) MyVHDL Demo Sequence ... 317 (2) Mysynthesis Demo Sequence ... 328 (3) MyLogic Demo Sequence ... 332 찾아보기 ... 335