목차
제1장 수의 체계 및 코드
1.1. 컴퓨터 데이터의 표현 ... 1
1.1.1. 숫자 데이터 ... 2
1.1.2. 논리데이터 ... 24
1.1.3. 포인터 데이터 ... 24
1.2. 코드화 시스템 ... 24
1.2.1. BCD 코드와 구조와 3 초과 코드 ... 24
1.2.2. 변환과 검사용 코드 ... 28
1.2.3. 영문자 코드 ... 31
1.2.4. Gray Code ... 34
1.2.5. 디스플레이용 코드 ... 39
1.2.6. 보안을 위한 엔코딩과 디코딩 ... 40
제2장 논리게이트
2.1. NOT 게이트(Not Gate) ... 47
2.2. AND 게이트(AND Gate) ... 49
2.3. OR 게이트(OR Gate) ... 54
2.4. NAND 게이트(NAND Gate) ... 57
2.5. NOR 게이트(NOR Gate) ... 60
2.6. Exclusive-OR 그리고 Exclusive-NOR 게이트 ... 65
제3장 부울대수
3.1. 부울동작과 표현 ... 73
3.2. 부울대수의 법칙 ... 75
3.2.1. 교환법칙 ... 75
3.2.2. 결합법칙 ... 76
3.2.3. 분배법칙 ... 78
3.3. 부울대수의 규칙 ... 79
3.4. 드-모르강의 정리 ... 87
3.5. 쌍대성(Duality Theorem) 원리 ... 90
3.6. 연산자의 우선순위 ... 92
3.7. 정논리와 부논리 ... 92
3.8. 부울 함수의 대수적 간소화 ... 94
3.9. 논리회로를 부울대수식으로 표현 ... 95
3.10. 콘센서스 정리 ... 98
3.11. 함수의 보수 ... 99
제4장 부울식의 간소화
4.1. 부울 대수의 표준형 ... 101
4.1.1. 곱의 합 형식 ... 101
4.1.2. 합의 곱 형식 ... 105
4.2. 최소항과 최대항 ... 109
4.2.1. 최소항과 최대항의 표현 ... 109
4.2.2. 최소항의 함수표현 ... 110
4.2.3. 최대항의 함수표현 ... 111
4.2.4. 정규형 사이의 변환 ... 111
4.3. 간략화의 기법 ... 112
4.3.1. 카르노맵 ... 112
4.3.2. 2변수 카르노 맵 ... 112
4.3.3. 3변수 카르노 맵 ... 116
4.3.4. 4변수 카르노 맵 ... 120
4.3.5. 5변수 카르노 맵 ... 132
4.3.6. 6변수 카르노 맵 ... 134
4.4. 카르노 맵의 조작 ... 137
4.4.1. 무관조건에 의한 맵의 간소화 ... 137
4.4.2. 에센셜에 의한 맵의 간소화 ... 143
제5장 다단계 게이트 회로
5.1. NAND와 NOR 게이트의 일반적인 특성 ... 155
5.1.1. 일반적인 논리소자로서의 일반적인 성질 ... 155
5.2. AND형 게이트를 OR형으로／OR형 게이트를 AND형 게이트로의 변환 ... 158
5.2.1. 변환규칙 ... 158
5.2.2. NAD 소자에 위한 구성 ... 159
5.2.3. NOR게이트 소자에 의한 구성 ... 161
5.3. NAND와 NOR 게이트를 이용한 조합논리 ... 163
5.3.1. NAND 논리 ... 163
5.3.2. NOR 논리 ... 169
제6장 조합논리회로
6.1. 조합논리회로의 설계과정 ... 177
6.1.1. 문제분석과 변수의 정의 ... 177
6.1.2. 진리표의 작성 ... 178
6.1.3. 부울함수의 유도 및 간략화 ... 179
6.1.4. 논리회로의 구현 ... 179
6.2. 전가산기(Full Adder) ... 180
6.3. 감산기 ... 184
6.3.1. 반감산기 ... 184
6.3.2. 전감산기 ... 185
6.4. 병렬 2진 가산기 ... 187
6.5. 2진 직-병렬 가산기 ... 192
6.5.1. 가산기-감산기 ... 192
6.6. BCD 가산기 ... 193
6.6.1. BCD 가산 ... 193
6.6.2. BCD 가산기 ... 196
6.6.3. 종속연결 BCD 가산기 ... 198
6.7. 엔코더(Encoder) ... 200
6.8. 디코더(Decoder)＝복호기 ... 207
6.8.1. 디코더 ... 207
6.8.2. 디코더의 연결 ... 211
6.8.3. BCD-10 진 디코더 ... 212
6.8.4. 디코더를 이용한 조합논리회로의 실현 ... 215
6.8.5. 디코더의 응용 ... 215
6.9. 코드변환기 ... 217
6.9.1. BCD 코드에서 2진 코드로의 변환 ... 218
6.9.2. 2진수에서 그레이코드, 그레이코드에서 2진수로의 변환 ... 219
6.9.3. BCD 코드를 3-초과 코드로의 변환 ... 222
6.10. 멀티플렉서(Multiplexer) ... 225
6.11. 디멀티플렉서(demultiplexer) ... 231
6.12. 비교기 ... 234
6.13. 패리티 발생기 및 검사기 ... 239
6.13.1. 패리티 발생기 ... 240
6.13.2. 패리티 검사기 ... 244
제7장 래치와 플립플롭
7.1. 래치(Latch) ... 255
7.1.1. 래치 ... 255
7.1.2. 래치의 구조 ... 256
7.1.3. 게이티드-래치 ... 261
7.2. 플립플롭 ... 263
7.2.1. R-S 플립플롭 ... 263
7.2.2. D-타입 플립플롭 ... 269
7.2.3. J-K 플립플롭 ... 274
7.2.4. T-타입 플립플롭 ... 277
7.2.5. 마스터-슬레이브 플립플롭 ... 279
7.3. 비동기 입력 ... 282
7.4. 플립플롭을 이용한 회로설계 ... 286
제8장 순차 논리회로
8.1. 순차회로 ... 293
8.2. 순차 논리회로분석 ... 295
8.2.1. 플립플롭의 입력 식 ... 295
8.2.2. 상태표 ... 297
8.2.3. 상태표의 유도 ... 297
8.2.4. 상태도 ... 298
8.2.5. J-K 플립플롭을 이용한 분석 ... 300
8.3. 순차논리회로의 설계 ... 302
8.3.1. 각각의 플립플롭에 대한 특성표 ... 306
8.3.2. 각각의 플립플롭에 대한 여기표 ... 307
8.3.3. 상태 여기표의 작성 ... 309
8.3.4. 상태 여기표를 이용한 출력표 ... 309
8.4. 동기순차회로의 설계 예 ... 312
8.4.1. D-플립플롭을 이용한 설계 ... 312
8.4.2. J-K 플립플롭일 이용한 설계 ... 315
제9장 카운터와 레지스터
9.1. 카운터 ... 323
9.1.1. 비동기식(리플)카운터 ... 324
9.1.2. 10진 카운터／BCD 카운터 ... 330
9.1.3. 동기식(병렬)카운터 ... 332
9.1.4. 시프트 레지스터 카운터 ... 338
9.2. 레지스터 ... 343
9.2.1. 레지스터 ... 343
9.2.2. 직렬입력-직렬출력 시프트 레지스터 ... 345
9.2.3. 직렬입력-병렬출력 시프트 레지스터 ... 350
9.2.4. 병렬입력-직렬출력 ... 351
9.2.5. 병렬입력-병렬출력 ... 354
9.2.6. 시프트 레지스터 ... 355
제10장 메모리
10.1. 메모리의 기초 ... 369
10.1.1. 메모리소자의 기본용어설명 ... 370
10.1.2. 반도체 메모리의 기본 ... 373
10.2. ROM ... 379
10.2.1. 읽기전용 메모리 ROM ... 381
10.2.2. ROM의 구조 ... 383
10.2.3. ROM의 종류 ... 385
10.3. 반도체 RAM ... 386
10.3.1. RAM의 구조 ... 387
10.3.2. 정적 RAM ... 389
10.3.3. 동적 RAM ... 391
10.4. Last In-First Out(LIFO)메모리 ... 392
10.5. FIFO 메모리 ... 397
10.6. 캐시메모리 ... 397
10.7. 프로그램가능 논리소자(PAL) ... 398
찾아보기 ... 407
닫기