목차
제1장 디지털 시스템과 수의 체계
1-1 디지털 시스템 ... 13
1-1-1 아날로그 방식 ... 13
1-1-2 디지털 방식 ... 13
1-2 디지털 및 아날로그 시스템 ... 15
1-3 디지털 시스템의 특징 ... 16
1-4 수의 표현 ... 18
1-4-1 10진수 ... 18
1-4-2 2진수 ... 19
1-4-3 8진수 ... 20
1-4-4 16진수 ... 20
1-5 수의 변환 ... 22
1-5-1 10진수를 2진수로 변환 ... 22
1-5-2 10진수를 8, 16진수로 변환 ... 23
1-5-3 r진수에서 10진수로 변환 ... 24
1-5-4 2, 8, 16진수 사이의 변환 ... 26
1-6 보수의 표현과 연산 ... 28
1-6-1 1의 보수와 2의 보수 ... 28
1-6-2 보수를 이용한 뺄셈 ... 29
1-6-3 1의 보수와 2의 보수 비교 ... 31
연습문제
제2장 2진 코드
2-1 숫자 코드 ... 35
2-1-1 8421 코드 ... 36
2-1-2 2421 코드 ... 37
2-1-3 5421 코드 ... 38
2-1-4 Excess-3 코드 ... 38
2-1-5 시프트 카운터 코드 ... 39
2-1-6 그레이 코드 ... 40
2-1-7 2-out-of-5 코드 ... 42
2-1-8 51111 코드 ... 42
2-2 에러 검출 및 수정 코드 ... 43
2-2-1 패리티 비트 체크 ... 43
2-2-2 해밍코드 ... 45
2-3 문자 코드 ... 48
2-3-1 표준 2진화 10진 코드 ... 48
2-3-2 ASCII 코드 ... 49
2-3-3 확장 2진화 10진 코드 ... 51
연습문제
제3장 부울 대수
3-1 부울 대수의 기본 정의와 성질 ... 55
3-1-1 기본 2진 논리와 진리표 표현 ... 55
3-1-2 부울 대수의 공리적 정의와 성질 ... 57
3-2 부울 함수 ... 64
3-2-1 부울 함수의 대수적 간소화 ... 66
3-2-2 부울 함수의 보수 ... 67
3-3 정형과 표준형 ... 69
3-3-1 최소항과 최대항 ... 69
3-3-2 최소항의 합 ... 72
3-3-3 최대항의 곱 ... 73
3-3-4 정형간의 변환 ... 74
3-3-5 표준형 ... 76
3-4 논리연산과 게이트 ... 77
3-4-1 논리연산 ... 77
3-4-2 논리게이트 ... 79
3-4-3 다중 입력으로의 확장 ... 86
3-5 IC 논리계열 ... 89
3-5-1 논리계열의 특성 ... 89
3-5-2 정논리와 부논리 ... 92
3-5-3 논리게이트의 특성 ... 94
연습문제
제4장 부울함수의 간소화
4-1 부울 대수와 논리 간소화 ... 99
4-1-1 논리 간소화 정의 ... 99
4-1-2 부울식에 의한 간소화 ... 101
4-2 카르노 맵을 이용한 간략화 ... 103
4-2-1 카르노 맵의 의미 ... 103
4-2-2 2개 변수 카르노 맵 ... 104
4-2-3 3개 변수 카르노 맵 ... 105
4-2-4 4개 변수 카르노 맵 ... 108
4-2-5 5개 변수, 6개 변수 카르노 맵 ... 110
4-2-6 무관조건 ... 113
4-3 NAND 또는 NOR 게이트만을 사용한 회로 설계 ... 115
4-3-1 작은 원의 이동 ... 116
4-3-2 NAND 게이트 회로실현 ... 117
4-3-3 NOR 게이트 회로실현 ... 119
4-4 Quine-McClusky 방식 ... 121
4-4-1 Prime Implicant 결정 ... 121
4-4-2 Prime Implicant 선택 ... 126
4-4-3 불완전 정의 함수의 간략화 ... 128
연습문제
제5장 조합 논리 회로
5-1 조합 논리 회로 설계 ... 133
5-2 가산기 ... 135
5-2-1 반가산기 ... 135
5-2-2 전가산기 ... 137
5-2-3 직렬과 병렬 가산기 ... 139
5-2-4 올림수 예측 가산기 ... 141
5-2-5 3초과 가산기 ... 145
5-2-6 BCD 가산기 ... 146
5-3 감산기 ... 149
5-3-1 반감산기 ... 149
5-3-2 전감산기 ... 151
5-4 비교기 ... 154
5-4-1 일치 회로 ... 154
5-4-2 크기 비교기 ... 155
5-5 패리티 발생기와 검사기 ... 158
5-5-1 패리티 발생기 ... 158
5-5-2 패리티 검사기 ... 160
5-6 디코더와 인코더 ... 162
5-6-1 디코더 ... 162
5-6-2 인코더 ... 165
5-7 멀티플렉서와 디멀티플렉서 ... 169
5-7-1 멀티플렉서 ... 169
5-7-2 디멀티플렉서 ... 179
5-8 프로그램 논리장치 ... 181
5-8-1 ROM ... 183
5-8-2 PLA ... 187
5-8-3 PAL ... 192
연습문제
제6장 순서 논리 회로
6-1 플립플롭의 동작과 종류 ... 199
6-1-1 기본적 플립플롭 ... 200
6-1-2 동기식 R-S 플립플롭 ... 202
6-1-3 D 플립플롭 ... 204
6-1-4 J-K 플립플롭 ... 206
6-1-5 T 플립플롭 ... 209
6-2 클록과 트리거링 ... 211
6-2-1 플립플롭의 트리거링 ... 211
6-2-2 주종형 플립플롭 ... 212
6-2-3 에지 트리거링 플립플롭 ... 214
6-2-4 직접 입력 ... 215
연습문제
제7장 순서 논리 회로의 설계
7-1 순서 논리 회로의 분석 ... 219
7-1-1 상태표 ... 219
7-1-2 상태도 ... 222
7-1-3 상태식 ... 222
7-1-4 플립플롭의 입력 함수 ... 224
7-2 순서 논리회로 설계의 간소화 ... 225
7-2-1 상태 간소화 ... 225
7-2-2 상태 간소화 알고리즘과 절차 ... 227
7-2-3 상태할당 ... 230
7-3 여기표 ... 232
7-4 순서 논리회로 설계 ... 234
7-5 카운터의 설계 ... 239
연습문제
제8장 레지스터와 카운터
8-1 레지스터 ... 249
8-1-1 병렬 레지스터 ... 250
8-1-2 순차 논리 회로의 구현 ... 253
8-1-3 시프트 레지스터 ... 256
8-2 비동기식 카운터 ... 260
8-2-1 비동기식 2진 카운터 ... 260
8-2-2 비동기식 BCD 카운터 ... 263
8-3 동기식 카운터 ... 264
8-3-1 동기식 2진 카운터 ... 265
8-3-2 동기식 2진 증감 카운터 ... 266
8-3-3 동기식 BCD 카운터 ... 267
8-3-4 병렬 로드 가진 2진 카운터 ... 269
8-4 타이밍 신호 ... 272
8-4-1 워드 타임 신호의 발생 ... 272
8-4-2 타이밍 신호 발생 ... 274
연습문제
제9장 레지스터 전달과 연산논리
9-1 레지스터 전달 ... 283
9-1-1 레지스터 전달 언어 ... 284
9-1-2 레지스터 전달 방법 ... 291
9-2 마이크로 동작 ... 304
9-2-1 산술 마이크로 오퍼레이션 ... 304
9-2-2 논리 마이크로 오퍼레이션 ... 306
9-2-3 시프트 마이크로 오퍼레이션 ... 308
9-2-4 산술 논리 장치 ... 309
9-2-5 산술 연산 회로 설계 ... 309
9-2-6 논리 연산 회로 설계 ... 313
9-2-7 산술 논리 장치 설계 ... 313
9-2-8 누산기 설계 ... 317
9-2-9 누산기 설계 과정 ... 319
9-2-10 누산기 회로 ... 325
연습문제
찾아보기 ... 331
닫기