1. VHDL의 기본구문
   1.1. VHDL 이란 ... 3
   1.2. VHDL의 구성 ... 20
   1.3. 산술 및 논리 연산자 ... 27
   1.4. 구조화 기술 ... 58
   1.5. Vector 기술 ... 63
   1.6. 산술 연산자 ... 68
   1.7. 이름을 만드는 규칙과 Comment문 ... 71
2. Process 문
   2.1. 조합 논리를 생성하는 Process문 ... 75
   2.1. if 문 ... 79
   2.3. 연산자 ... 87
   2.4. case 문의 기술 ... 91
   2.5. for-loop 문의 기술 ... 100
   2.6. 3-state buffer의 기술 ... 104
   2.7. 순서 회로의 기술 ... 106
3. Counter의 기술과 Simulation
   3.1. 동기식 counter ... 117
   3.2. Up ／ Down counter ... 124
   3.3. 그 밖의 counter ... 126
   3.4. Simulation의 기술 ... 131
   3.5. 60진 counter ... 136
4. Data type과 Package
   4.1. Object Class ... 145
   4.2. package와 library ... 151
   4.3. 배열형(Array type) ... 157
   4.4. Static RAM의 Modeling ... 160
   4.5. type 변환 ... 165
   4.6. type 제한식 ... 167
   4.7. record type ... 168
5. Sub-program
   5.1. Sub-program ... 173
   5.2. Function 문 ... 174
   5.3. 가변 bit폭의 Decoder／Encoder ... 178
   5.4. Overload function ... 181
   5.5. Gray code counter의 기술 ... 184
   5.6. Procedure 문 ... 188
6. VHDL에 의한 회로설계
   6.1. FIFO의 기술 ... 195
   6.2. 상태천이도(State Machine) ... 202
7. RTL기술의 주의점과 고도의 문법
   7.1. Simulation에서의 'X'의 전송 ... 215
   7.2. Flip-Flop생성의 제한 ... 217
   7.3. Process 문 기술상의 주의점 ... 219
   7.4. 동시처리문 ... 222
   7.5. TEXTIO ... 227
   7.6. Attribute ... 230
   7.7. Record type ... 231
   7.8. Configuration 문 ... 234
부록 : ISE8.1i 시뮬레이션 방법
   1. ISE8.1i Main 화면 ... 241
   2. NEW Project 생성 ... 242
   3. Design ... 247
   4. PROM & Bit File download ... 267
   5. PROM File download ... 273
   6. SIMULATION ... 277
찾아보기 ... 285