디지털 논리회로 실험 들어서기 ... 1 1. 디지털 신호의 개념 ... 2 1.1 디지털 신호와 아날로그 신호 ... 2 1.2 디지털 신호와 논리 신호 ... 3 2. TTL 및 CMOS 소자 ... 4 2.1 TTL 소자 ... 4 2.2 CMOS 소자 ... 5 2.3 IC 패키지 형태(Package Type) ... 5 3. 실험 장치 및 주의사항 ... 7 3.1 디지털 실험 장치(Logic Lab) ... 7 3.2 실험상 주의사항 ... 11 제1장 기본논리 게이트 - NOT, OR, AND ... 13 1.1 예비 보고서 ... 14 1.2 이론 ... 14 1.2.1 NOT 게이트 ... 14 1.2.2 OR 게이트 ... 15 1.2.3 AND 게이트 ... 16 1.3 실험 및 절차 ... 18 실험 1.1 NOT 게이트 ... 18 실험 1.2 입력 값이 가변되는 NOT 게이트 ... 19 실험 1.3 2중 NOT 게이트 ... 19 실험 1.4 OR 게이트 ... 20 실험 1.5 3-입력 OR 게이트(7432 IC 사용) ... 20 실험 1.6 AND 게이트 ... 21 실험 1.7 3-입력 AND 게이트(7408 IC 사용) ... 22 실험 1.8 3-입력 AND 게이트(7411 IC 사용) ... 23 제2장 일반 논리 게이트 - NOR, NAND, XOR ... 25 2.1 예비 보고서 ... 26 2.2 이론 ... 26 2.2.1 NOR 게이트 ... 26 2.2.2 NAND 게이트 ... 27 2.2.3 결선 논리(Wired Logic) ... 29 2.2.4 XOR／XNOR 게이트 ... 30 2.3 실험 및 절차 ... 32 실험 2.1 NOR 게이트 ... 32 실험 2.2 NOR 게이트를 이용한 NOT 게이트 ... 33 실험 2.3 NOR 게이트를 이용한 OR 게이트 ... 33 실험 2.4 NOR 게이트를 이용한 AND 게이트 ... 34 실험 2.5 NAND 게이트 ... 34 실험 2.6 NAND 게이트를 이용한 NOT 게이트 ... 35 실험 2.7 NAND 게이트를 이용한 OR 게이트 ... 36 실험 2.8 NAND 게이트를 이용한 AND 게이트 ... 36 실험 2.9 결선논리(결선형 AND) ... 37 실험 2.10 XOR 게이트 ... 38 실험 2.11 선택형 XOR／XNOR 게이트 ... 38 제3장 논리 게이트의 응용 ... 41 3.1 예비 보고서 ... 42 3.2 이론 ... 42 3.2.1 AND-OR, OR-AND 회로 ... 42 3.2.2 NOT-NAND-OR 회로 ... 43 3.2.3 NOT-NOR, NOT-NAND 회로 ... 44 3.3 실험 및 절차 ... 45 실험 3.1 AND-OR, OR-AND 회로 ... 45 실험 3.2 NOT-NAND-OR 회로 ... 46 실험 3.3 NOT-NOR, NOT-NAND 회로 ... 47 제4장 부울 대수 ... 49 4.1 예비 보고서 ... 50 4.2 이론 ... 50 4.2.1 부울 대수의 공리 ... 50 4.2.2 부울 대수의 정리 ... 51 4.3 실험 및 절차 ... 53 실험 4.1 교환 법칙(OR 게이트) ... 53 실험 4.2 결합 법칙(AND-AND 게이트) ... 54 실험 4.3 분배 법칙(OR-AND, AND-OR) ... 54 실험 4.4 분배 법칙(AND-OR, OR-AND) ... 55 실험 4.5 흡수 법칙 ... 56 실험 4.6 흡수 법칙 ... 57 실험 4.7 보수성 법칙 ... 58 제5장 드·모르간의 정리 ... 59 5.1 예비 보고서 ... 60 5.2 이론 ... 60 5.2.1 쌍대성의 원리 ... 60 5.2.2 드·모르간의 정리 ... 61 5.3 실험 및 절차 ... 64 실험 5.1 드·모르간의 정리(NOT-AND) ... 64 실험 5.2 드·모르간의 정리(NOT-OR) ... 65 실험 5.3 드·모르간의 정리(NOR-NOT-NAND) ... 66 실험 5.4 드·모르간의 정리(NAND-NOT-NOR) ... 67 실험 5.5 드·모르간의 정리 응용 ... 68 실험 5.6 드·모르간의 정리 응용(3-입력 게이트) ... 69 제6장 논리함수의 간략화 ... 71 6.1 예비 보고서 ... 72 6.2 이론 ... 72 6.2.1 논리 함수의 형식 ... 72 6.2.2 대수적인 방법에 의한 간략화 ... 73 6.2.3 카르노 맵(Karnaugh Map)에 의한 간략화 ... 73 6.3 실험 및 절차 실험 6.1 대수적인 방법의 간략화 ... 77 실험 6.2 카르노 맵에 의한 간략화 ... 78 실험 6.3 무의 상태를 포함한 간략화 ... 79 실험 6.4 SOP 형식과 POS 형식의 비교 ... 81 실험 6.5 NAND 게이트만의 구현 ... 82 실험 6.6 NOR 게이트만의 구현 ... 83 제7장 가산기와 감산기 ... 85 7.1 예비 보고서 ... 86 7.2 이론 ... 86 7.2.1 반가산기(HA, Half Adder) ... 86 7.2.2 전가산기(FA, Full Adder) ... 87 7.2.3 반감산기(HS, Half Subtracter) ... 89 7.2.4 전감산기(FS, Full Subtracter) ... 90 7.3 실험 및 절차 ... 92 실험 7.1 반가산기 회로 ... 92 실험 7.2 XOR와 NAND 게이트를 이용한 반가산기 회로 ... 93 실험 7.3 전가산기의 자리올림(Carry) 발생 회로 ... 93 실험 7.4 전가산기 회로 ... 94 실험 7.5 반감산기 회로(XOR 사용) ... 95 실험 7.6 반감산기 회로(기본 게이트 사용) ... 96 실험 7.7 전감산기 회로의 자리빌림 발생 회로 ... 96 실험 7.8 전감산기 회로 ... 97 제8장 보수와 병렬 가·감산기 ... 99 8.1 예비 보고서 ... 100 8.2 이론 ... 100 8.2.1 보수 ... 100 8.2.2 보수를 이용한 감산 ... 100 8.2.3 4비트 병렬 가·감산기 ... 102 8.2.4 BCD 가산기 ... 104 8.3 실험 및 절차 ... 107 실험 8.1 2비트 병렬 2진 가산기 회로 ... 107 실험 8.2 4비트 2진 가산기 ... 109 실험 8.3 2의 보수를 이용한 4비트 2진 가·감산기 ... 111 실험 8.4 BCD 가산기 ... 113 제9장 인코더와 디코더 ... 115 9.1 예비 보고서 ... 116 9.2 이론 ... 116 9.2.1 4 X 2 인코더 ... 116 9.2.2 2 x 4 디코더 ... 117 9.2.3 3 x 8 디코더 ... 118 9.2.4 7-세그먼트(Segment) 표시기 ... 120 9.2.5 7447(7-세그먼트 디코더 IC) ... 121 9.3 실험 및 절차 ... 123 실험 9.1 4 X 2 인코더 ... 123 실험 9.2 2 X 4 디코더 ... 124 실험 9.3 3 X 8 디코더 ... 125 실험 9.4 7-세그먼트 디코더 및 표시기 ... 126 제10장 멀티플렉서와 디멀티플렉서 ... 129 10.1 예비 보고서 ... 130 10.2 이론 ... 130 10.2.1 2 X 1 멀티플렉서 ... 130 10.2.2 4 X 1 멀티플렉서 ... 131 10.2.3 74157(2 X 1), 74153(4 X 1) 멀티플렉서 IC ... 132 10.2.4 1 X 2 디멀티플렉서 ... 134 10.2.5 1 X 4 디멀티플렉서 ... 135 10.2.6 74139(1 X 4) 디멀티플렉서 IC ... 136 10.3 실험 및 절차 ... 137 실험 10.1 2 X 1 멀티플렉서 ... 137 실험 10.2 4 X 1 멀티플렉서 ... 138 실험 10.3 74153(4 X 1 멀티플렉서) ... 139 실험 10.4 1 X 4 디멀티플렉서 ... 140 제11장 비동기식 RS 플립플롭 ... 143 11.1 예비 보고서 ... 144 11.2 이론 ... 144 11.2.1 NOR 게이트로 구성한 비동기식 RS 플립플롭 ... 144 11.2.2 NAND 게이트로 구성된 비동기식 RS 플립플롭 ... 145 11.3 실험 및 절차 ... 147 실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭 ... 147 실험 11.2 NAND 게이트를 이용한 비동기식 RS 플립플롭 ... 148 제12장 동기식 RS, JK 플립플롭 ... 151 12.1 예비 보고서 ... 152 12.2 이론 ... 152 12.2.1 상승모서리 RS 플립플롭 ... 152 12.2.2 하강모서리 RS 플립플롭 ... 153 12.2.3 동기식 JK 플립플롭 ... 154 12.2.4 7476(하강모서리 Dual JK 플립플롭) IC ... 155 12.3 실험 및 절차 ... 156 실험 12.1 상승모서리 동기식 RS 플립플롭 ... 156 실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작 ... 157 실험 12.3 7476 IC를 이용한 상승모서리 JK 플립플롭 구성 ... 158 제13장 동기식 D, T 플립플롭 ... 161 13.1 예비 보고서 ... 162 13.2 이론 ... 162 13.2.1 D 플립플롭 ... 162 13.2.2 7474 IC(Dual 상승모서리 D 플립플롭) ... 163 13.2.3 T 플립플롭 ... 164 13.2.4 T 플립플롭을 이용한 주파수 2분주 회로 ... 165 13.3 실험 및 절차 ... 166 실험 13.1 D 플립플롭 ... 166 실험 13.2 D 플립플롭 응용 ... 167 실험 13.3 T 플립플롭 ... 168 실험 13.4 T 플립플롭 응용(2분주 회로) ... 169 제14장 레지스터 ... 171 14.1 예비 보고서 ... 172 14.2 이론 ... 172 14.2.1 3Bit 병렬레지스터 ... 172 14.2.2 전송제어 입력이 있는 병렬레지스터 ... 174 14.2.3 3Bit 우 방향 시프트 레지스터 ... 175 14.2.4 3Bit 좌 방향 시프트 레지스터 ... 177 14.3 실험 및 절차 ... 178 실험 14.1 3Bit 병렬 레지스터 ... 178 실험 14.2 전송제어 입력이 있는 병렬레지스터 ... 180 실험 14.3 3Bit 우 방향 시프트 레지스터 ... 181 제15장 비동기식 카운터 ... 183 15.1 예비 보고서 ... 184 15.2 이론 ... 184 15.2.1 3Bit 비동기식 업(UP) 카운터 ... 184 15.2.2 비동기식 3Bit 다운(DOWN) 카운터 ... 186 15.2.3 비동기식 10진 업(UP) 카운터 ... 188 15.3 실험 및 절차 ... 190 실험 15.1 3Bit 비동기식 업(UP) 카운터 ... 190 실험 15.2 3Bit 비동기식 다운(DOWN) 카운터 ... 191 실험 15.3 비동기식 10진 업 카운터 ... 192 제16장 동기식 카운터 ... 195 16.1 예비 보고서 ... 196 16.2 이론 ... 196 16.2.1 동기식 업(UP) 카운터 ... 196 16.2.2 동기식 다운(DOWN) 카운터 ... 198 16.2.3 73163 IC(4Bit 2진 업 카운터)의 특성 ... 199 16.3 실험 및 절차 ... 202 실험 16.1 동기식 업(UP) 카운터 ... 202 실험 16.2 동기식 다운(DOWN) 카운터 ... 204 실험 16.3 74163 동기식 4Bit 2진 업(UP) 카운터 ... 206 제17장 MOD-N 카운터 ... 207 17.1 예비 보고서 ... 208 17.2 이론 ... 208 17.2.1 비동기식 MOD-3 카운터 ... 208 17.2.2 4Bit 2진 업(Up) 카운터(74163)를 이용한 MOD-N 카운터 ... 209 17.3 실험 및 절차 ... 216 실험 17.1 비동기식 MOD-3 카운터 ... 216 실험 17.2 74163을 이용한 MOD-3 카운터 ... 218 실험 17.3 74163을 이용한 MOD-5 카운터 ... 219 실험 17.4 74163을 이용한 MOD-12 카운터 ... 221 제18장 링 카운터와 존슨 카운터 ... 223 18.1 예비 보고서 ... 224 18.2 이론 ... 224 18.2.1 D 플립플롭으로 구성된 링 카운터(Ring Counter) ... 224 18.2.2 JK 플립플롭으로 구성된 링 카운터(Ring Counter) ... 226 18.2.3 D 플립플롭을 이용한 존슨(Johnson) 카운터 ... 227 18.2.4 JK 플립플롭을 이용한 존슨(Johnson) 카운터 ... 228 18.3 실험 및 절차 ... 229 실험 18.1 D 플립플롭을 이용한 링(Ring) 카운터 ... 229 실험 18.2 JK 플립플롭을 이용한 링(Ring) 카운터 ... 231 실험 18.3 D 플립플롭을 이용한 존슨(Johnson) 카운터 ... 232 실험 18.4 JK 플립플롭을 이용한 존슨(Johnson) 카운터 ... 234 실험 결과 보고서 ... 237 부록 : 디지털 IC 핀 배치도 ... 339