목차 일부
제1장 회로망 이론 ... 13
1-1 DC와 AC 신호 ... 13
1-2 임피던스(Impedance) ... 14
1-3 키르히호프 법칙 ... 15
1-4 점 해석법(Nodal Analysis) ... 17
1-5 Thevenin / Norton 등가회로 ... 19
1-6 행렬과 점 해석법 ... 20
1-7 2...
더보기
목차 전체
제1장 회로망 이론 ... 13
1-1 DC와 AC 신호 ... 13
1-2 임피던스(Impedance) ... 14
1-3 키르히호프 법칙 ... 15
1-4 점 해석법(Nodal Analysis) ... 17
1-5 Thevenin / Norton 등가회로 ... 19
1-6 행렬과 점 해석법 ... 20
1-7 2단자(Two-port) 등가모델 ... 22
1-8 조정(Dependent) 전압, 전류원이 있는 선형 회로망의 해석 ... 26
1-9 선형 시스템, 비선형 시스템 ... 30
1-10 주파수 응답(Frequency Response) ... 34
1-11 충격파 응답(Impulse Response)과 계단파 응답(Step Response) ... 36
1-12 Macro-model과 시스템의 해석 ... 40
1-13 근사 해석법(Approximation) ... 42
연습문제 ... 46
제2장 반도체 소자 ... 49
2-1 P형 반도체, N형 반도체 ... 49
2-2 PN 접합(junction)과 다이오드 ... 50
2-3 다이오드 전류모델 ... 53
2-4 다이오드 등가모델 ... 54
2-5 다이오드 커패시턴스 모델 ... 56
2-6 Bipolar Junction Transistor(BJT)의 구조 ... 58
2-7 BJT 동작원리 ... 60
2-8 Ebers-Moll 모델 ... 62
2-9 간단한 BJT 모델 ... 68
2-10 BJT 소신호 등가모델 ... 69
2-11 BJT 커패시턴스 모델 ... 72
2-12 MOS-FET(Metal-Oxide-Semiconductor Field Effect Transistor)의 구조 ... 73
2-13 MOS-FET의 동작원리 ... 75
2-14 MOS-FET 소신호 등가회로 ... 81
2-15 MOS-FET 커패시턴스 모델 ... 82
2-16 그 밖의 반도체 소자 ... 84
연습문제 ... 94
제3장 전압원, 전류원회로 ... 103
3-1 정류회로(Rectifier) ... 103
3-2 정전압 전원장치 ... 107
3-3 DC-DC 변환기(Converter) ... 109
3-4 기준 전압원(Voltage Reference) ... 114
3-5 전류원회로(Current Source)와 전류복사회로(Current Mirror) ... 122
3-6 기준 전류원(Current Reference) ... 141
연습문제 ... 146
제4장 전압증폭기 회로 ... 155
4-1 반전증폭기(Inverting Amplifier) ... 156
4-2 Emitter Follower, Source Follower ... 180
4-3 베이스 공통(Common-Base), 게이트 공통(Common-Gate) 증폭기 ... 185
4-4 PNP-BJT 또는 P-MOS를 구동소자로 하는 증폭기 회로 ... 190
4-5 Push-Pull 증폭기 ... 192
4-6 Push-Pull Emitter, Source Follower ... 195
4-7 다단증폭기(Multi-Stage Amplifier) ... 196
연습문제 ... 201
제5장 주파수 응답 ... 209
5-1 결합 커패시터(Coupling Capacitor) ... 209
5-2 바이패스 커패시터(Bypass Capacitor) ... 213
5-3 반전증폭기의 주파수 응답 ... 217
5-4 Cascode 반전증폭기의 주파수 응답 ... 222
5-5 Source Follower의 주파수 응답 ... 226
5-6 베이스 공통증폭기의 주파수 응답 ... 229
5-7 광대역증폭기(Wide Band Amplifier) ... 233
5-8 다단증폭기의 주파수 응답 ... 235
5-9 Radio Frequency(RF) 트랜지스터 등가회로 ... 240
5-10 공조증폭기(Tuned Amplifier) ... 244
5-11 RF 전력증폭기 ... 247
5-12 피드백 시스템(Feedback System)의 주파수 응답과 안정성(Stability) ... 249
연습문제 ... 256
제6장 Differential Pair, OTA, OP-Amp ... 265
6-1 Differential Pair ... 266
6-2 차동증폭기(Differential Amplifier) ... 274
6-3 Operational Transconductance Amplifier(OTA)와 Operational Amplifier(OP Amp) ... 278
6-4 Mirrored OTA ... 280
6-5 2단(Two-stage) OTA ... 285
6-6 BJT OP Amp ... 292
연습문제 ... 297
제7장 출력단 회로(Output Stage) ... 301
7-1 출력단 회로의 요구사항 ... 301
7-2 증폭기의 등급(Class) ... 308
7-3 Push-Pull 반전증폭기 바이어싱(Biasing) ... 316
7-4 Push-Pull Source Follower 바이어싱 ... 319
7-5 피드백을 사용한 출력단 ... 325
7-6 고전력 출력단 회로 ... 328
연습문제 ... 331
제8장 OP Amp 및 OTA 응용회로 ... 337
8-1 버퍼(Buffer) ... 338
8-2 반전증폭기 ... 339
8-3 비반전증폭기(Non-inverting Amplifier) ... 342
8-4 덧셈기 / 뺄셈기 ... 342
8-5 적분기(integrator) ... 344
8-6 미분기(Differentiator) ... 350
8-7 연립미분방정식의 구현 ... 352
연습문제 ... 356
제9장 회로설계 기법 ... 357
9-1 Active-RC 회로 ... 357
9-2 MOS-FET 회로 ... 358
9-3 Switched-capacitor 회로 ... 364
9-4 Current-mode 회로 ... 375
9-5 Gm-C mode ... 381
연습문제 ... 384
제10장 필터(Filter) ... 387
10-1 필터의 종류 ... 388
10-2 전달함수 합성(Synthesis) ... 393
10-3 신호선도(Signal flow graph)와 Mason's rule ... 396
10-4 필터의 구조 ... 399
10-5 회로설계 기법 ... 403
연습문제 ... 414
제11장 A / D, D ... 415
11-1 Binary Weighted DAC ... 415
11-2 R-2R Ladder DAC ... 418
11-3 Serial Algorithmic DAC ... 422
11-4 Offset 보상 비교기 ... 423
11-5 Flash ADC ... 425
11-6 Counting ADC ... 426
11-7 Successive Approximation ADC ... 427
11-8 Serial ADC ... 429
11-9 Pipeline ADC ... 431
11-10 Σ-Δ modulator ... 432
11-11 ADC의 성능지표 ... 436
연습문제 ... 439
제12장 비선형 회로 ... 441
12-1 비선형 함수회로 ... 441
12-2 비교기(Comparator)와 Hysterisis ... 450
12-3 곱셈기 회로 ... 454
12-4 발진회로 ... 460
제13장 논리회로 ... 473
13-1 Resistor-Transistor Logic(RTL) 회로, N-MOS 논리회로 ... 473
13-2 Transistor-Transistor Logic(TTL) 회로 ... 477
13-3 Shottky TTL 회로 ... 484
13-4 Emitter Coupled Logic(ECL) 회로 ... 484
13-5 Complementary-MOS(CMOS) 논리회로 ... 486
부록A Pspice 사용법 요약 ... 491
A-0 MOS-FET 모델 파라미터 예 ... 491
A-1 Pspice의 시뮬레이션 과정 ... 492
A-2 Schematic ... 492
A-3 Analysis ... 495
A-4 결과 및 그래프 해석 ... 504
A-5 Pspice에서의 differential 신호 발생 방법 ... 506
부록B Mirrored OTA 설계 예 ... 509
B-1 서론 ... 509
B-2 설계조건에 대한 해석 ... 510
B-3 ISS와 각 트랜지스터 크기 결정 ... 513
B-4 시뮬레이션 과정 ... 515
B-5 결과 분석 ... 518
B-6 토의 ... 519
부록C 2단 OTA 설계 예 ... 523
C-1 서론 ... 523
C-2 설계요구조건을 통한 기본적 설계 ... 524
C-3 회로설계 ... 527
C-4 결과 확인 ... 531
C-5 결과 토의 ... 536
찾아보기 ... 539
더보기 닫기