목차 일부

옮긴이의 말 ... 1
저자 서문 ... 2
1. 서론(Introduction)
   1.1 이 책의 목적 ... 11
   1.2 컴퓨터의 진화 ... 13
   1.3 디지털 컴퓨터의 기본구조 ... 16
   1.4 명령어 형식 ... 19
   1.5 소프트웨어 ... 22
   1.6 하드웨어 기술(Hardware Descriptions) ... ...

더보기

목차 전체

옮긴이의 말 ... 1
저자 서문 ... 2
1. 서론(Introduction)
   1.1 이 책의 목적 ... 11
   1.2 컴퓨터의 진화 ... 13
   1.3 디지털 컴퓨터의 기본구조 ... 16
   1.4 명령어 형식 ... 19
   1.5 소프트웨어 ... 22
   1.6 하드웨어 기술(Hardware Descriptions) ... 24
2. 전형적 32비트 프로세서의 구조(Architecture of a Representative 32-Bit Processor)
   2.1 기술(記述)의 수준 ... 26
   2.2 레지스터와 기억장치 ... 28
   2.3 단일 번지 명령어 ... 31
   2.4 2개 번지 명령어 ... 37
   2.5 분기 명령어 ... 37
   2.6 스택과 서브루틴 ... 42
   2.7 이동과 기타 명령어 ... 45
3. 시스템 구축 단위체(System Building Blocks)
   3.1 서론 ... 52
   3.2 논리 요소 ... 54
   3.3 논리 회로의 속도, 지연 시간, 팬 아웃 ... 59
   3.4 플립플롭과 레지스터 메모리(RM) ... 61
   3.5 램(RAM) ... 65
   3.6 직접형 액세스 저장기(DAS) ... 75
   3.7 순차적 부속 저장기(SAS) ... 81
   3.8 롬(ROM) ... 84
   3.9 요약과 전망 ... 87
4. 설계규정(Design Conventions)
   4.1 서론 ... 90
   4.2 레지스터 전송 ... 91
   4.3 버싱(Busing) ... 97
   4.4 시스템간 버싱 ... 101
   4.5 제어의 순차 ... 104
   4.6 제어장치의 전자화 구현 ... 110
   4.7 기능 수준 시뮬레이션 ... 113
   4.8 조건부 전송 ... 115
   4.9 설계개발 ... 120
   4.10 디지털 시스템 설계의 경제성 ... 125
5. 하드웨어 프로그래밍 언어(AHPL)
   5.1 서론 ... 133
   5.2 오퍼랜드 규정 ... 134
   5.3 AHPL 연산자 ... 136
   5.4 AHLP 모듈 ... 140
   5.5 AHLP 문장 ... 143
   5.6 조합 논리장치의 사용 ... 147
   5.7 조합 논리장치의 기술 ... 151
   5.8 AHPL에서의 메모리 배열 취급 ... 160
   5.9 타이밍 교정 ... 169
   5.7 결론 ... 171
6. 기계 구성과 하드웨어 프로그램(Machine Organization and Hardware Programs)
   6.1 서론 ... 178
   6.2 RIC의 기본적인 구성 ... 179
   6.3 레지스터 전송 ... 182
   6.4 패치와 번지 주기(Cycle) ... 184
   6.5 번지가 지정된 명령어에 대한 실행 주기(Cycle) ... 186
   6.6 레지스터만의 명령어 ... 193
   6.7 분기 명령어 ... 201
   6.8 특정 목적 명령어 ... 205
   6.9 컴퓨터 구조에서의 옵션 ... 207
   6.10 번지 지정 옵션 ... 211
   6.11 다중 레지스터 구조에서의 인수 액세스 ... 220
   6.12 다중 주기(Multiple-Cycle)명령어 ... 228
7. 하드웨어 구현(Hardware Realization)
   7.1 서론 ... 242
   7.2 시작, 정지와 재설정 ... 243
   7.3 다주기 명령어 ... 248
   7.4 전파시간 지연과 클럭 발생률 ... 255
   7.5 하드웨어 컴파일러 ... 260
   7.6 제어순차의 최적화 ... 273
8. 마이크로프로그래밍(Microprogramming)
   8.1 서론 ... 281
   8.2 마이크로프로그램 제어 ... 282
   8.3 마이크로프로그램형(Microprogrammable)RIC ... 287
   8.4 플래그와 특정 비트 ... 295
   8.5 마이크로코딩(Microcoding) ... 297
   8.6 마이크로프로그램을 위한 어셈블리어 ... 301
   8.7 RIC 마이크로순차기의 확장 ... 305
   8.8 더 높은 유연성(Flexibility) ... 311
   8.9 분기 개선(Branching Improvements) ... 316
   8.10 타이밍의 최적화 ... 324
   8.11 마이크로프로그램으로 제어 가능한 비트 분할 데이터 장치 ... 326
   8.12 고찰 ... 329
9. 시스템간의 통신(Intersystem Communications)
   9.1 서론 ... 338
   9.2 병렬동작 ... 339
   9.3 비동기 또는 부동기 ... 346
   9.4 상호작용 프로세스와 상호작용 모듈 ... 348
   9.5 부동기형 서브시스템 ... 355
   9.6 완전응답 신호방식 ... 362
   9.7 시스템의 상호연결 ... 366
   9.8 PMS 기술법 ... 371
10. 인터럽트와 메모리 사상 I / O(Interrupt and Memory-Mapped I
   10.1 서론 ... 381
   10.2 메모리 사상 입출력 ... 382
   10.3 RIC의 인터럽트 시스템 ... 387
   10.4 입출력 전송 제어에서의 선택 ... 398
   10.5 RIC DMA의 디바이스 제어기 ... 400
   10.6 고속 동기화 버스에 대한 조정기의 설계 ... 403
   10.7 외부 번지 결정법 ... 409
   10.8 저속 직접 번지 지정 ... 412
   10.9 일반형 비동기 버스 ... 415
11. 주변장치와 인터페이싱(Peripherals and Interfacing)
   11.1 서론 ... 426
   11.2 다중마스터 RICBUS ... 427
   11.3 RICBUS 슬레이브의 설계 ... 433
   11.4 BUS 용량을 위한 경쟁 ... 436
   11.5 그래픽과 문자표시 단말기 ... 438
   11.6 RIC시스템을 위한 그래픽 단말기 ... 441
   11.7 자기 테이프 전송 제어기 ... 450
   11.8 요약 ... 461
12. 직렬통신과 오류제어의 구현(Serial Communications and Error Control Implementation)
   12.1 정당화 ... 470
   12.2 네트워크 위상과 분류 ... 471
   12.3 비응답 직렬 통신 ... 474
   12.4 음성 등급 데이터 통신채널 ... 479
   12.5 비동기 송 수신기 ... 486
   12.6 RICBUS와의 직렬 포트 인터페이싱 ... 490
   12.7 컴퓨터망의 프로토콜 ... 494
   12.8 데이터 링크 프로토콜 ... 498
   12.9 오류 인내 메모리 ... 506
13. 대형 시스템에 대한 메모리 접근법(Memory Approaches for Large Systems)
   13.1 개관 ... 519
   13.2 AHPL에 대한 3차원 ... 523
   13.3 연상 메모리 ... 527
   13.4 캐시 메모리 ... 530
   13.5 가상 메모리 ... 538
   13.6 페이지 번호의 테이블 조사 ... 546
   13.7 집합 연상 가상 메모리 ... 549
   13.8 캐시 메모리와 가상 메모리의 조합 ... 555
   13.9 다중 메모리 뱅크 ... 561
   13.10 다중 기입항목 지점을 갖는 인터리브된 뱅크 ... 563
14. 고속 가산(High-Speed Addition)
   14.1 서론 ... 577
   14.2 리플 캐리 가산기 ... 578
   14.3 최소시간 지연 가산기 ... 579
   14.4 캐리 룩 어헤드 원칙 ... 581
   14.5 그룹 캐리 룩 어헤드 ... 585
   14.6 부분 캐리 룩 어헤드 ... 587
   14.7 룩 어헤드에 대한 조합 논리장치 기술 ... 590
   14.8 캐리 완료 가산기 ... 595
   14.9 요약 ... 596
15. 곱셈과 나눗셈(Multiplication and Division)
   15.1 부호가 포함된 곱셈 ... 598
   15.2 곱셈 속도의 향상 캐리 저장 ... 603
   15.3 다중 비트 속도향상 기법 ... 606
   15.4 속도 분석 ... 608
   15.5 대용량, 고속 병렬 곱셈기 ... 610
   15.6 나눗셈 ... 613
   15.7 요약 ... 616
16. 이동 소숫점 연산(Floating-Point Arithmetic)
   16.1 서론 ... 619
   16.2 표기법과 형식 ... 622
   16.3 이동 소숫점 덧셈과 뺄셈 ... 626
   16.4 이동 소숫점 방식의 곱셈과 나눗셈 ... 631
   16.5 이동 소숫점 연산을 위한 하드웨어 구조 ... 633
17. CPU 용량의 확장(Increasing CPU Capability)
   17.1 서론 ... 637
   17.2 명령어 룩 어헤드 ... 638
   17.3 실행 중첩 ... 642
   17.4 축소 명령집합 컴퓨터 ... 647
   17.5 병렬 처리 ... 648
부록 ... 655
   PartⅠ Descpription of the RIC Module ... 655
   PartⅡ Modified Steps for Slow Direct Addressing ... 659
색인 ... 660

더보기 닫기