목차 일부

1장 수체계 ... 1
 1.1 2진수 체계 ... 3
 1.2 2진을 10진으로 변환 ... 5
 1.3 10진을 2진으로 변환 ... 6
 1.4 8진수 체계 ... 9
 1.5 2진을 8진으로 변환 ... 11
 1.6 8진을 2진으로 변환 ... 12
 1.7 16진수 체계 ... 13
 1.8 2진을 16진으로 변환 ... 15
 1.9 16진을 ...

더보기

목차 전체

1장 수체계 ... 1
 1.1 2진수 체계 ... 3
 1.2 2진을 10진으로 변환 ... 5
 1.3 10진을 2진으로 변환 ... 6
 1.4 8진수 체계 ... 9
 1.5 2진을 8진으로 변환 ... 11
 1.6 8진을 2진으로 변환 ... 12
 1.7 16진수 체계 ... 13
 1.8 2진을 16진으로 변환 ... 15
 1.9 16진을 2진으로 변환 ... 16
 1.10 BCD 코드 ... 17
 1.11 2진 가산 ... 20
 1.12 2진 감산 ... 22
 1.13 4-비트 가산기의 고장점검 ... 25
 디지털 응용 : 2진수와 16진수 체계 ... 27
 LAB 1A 7483 4-비트 전가산기 ... 31
 LAB 1B 4008 4-비트 전가산기 ... 37
2장 논리 게이트 ... 41
 2.1 게이트 ... 43
 2.2 반전기 ... 43
 2.3 OR 게이트 ... 45
 2.4 AND 게이트 ... 50
 2.5 NAND 게이트 ... 55
 2.6 NOR 게이트 ... 59
 2.7 데이터 제어 허가／금지 ... 62
 2.8 AND 게이트 허가／금지 ... 63
 2.9 NAND 게이트 허가／금지 ... 64
 2.10 OR 게이트 허가／금지 ... 64
 2.11 NOR 게이트 허가／금지 ... 65
 2.12 허가／금지 요약 ... 66
 2.13 반전기로서의 NAND ... 67
 2.14 반전기로서의 NOR ... 67
 2.15 NAD 게이트의 확장 ... 67
 2.16 NAND 게이트의 확장 ... 67
 2.17 OR 게이트의 확장 ... 69
 2.18 NOR 게이트의 확장 ... 69
 2.19 게이트의 고장점검 ... 69
 디지털 응용 : 게이트 기호 ... 71
 LAB 2A 게이트 ... 78
 LAB 2B 게이트 ... 82
3장 파형과 부울대수 ... 85
 3.1 파형 분석 ... 87
 3.2 지연-클럭과 시프트-카운터 파형 ... 89
 3.3 조합 논리 ... 97
 3.4 부울 정리 ... 99
 3.5 드모르강 정리 ... 106
 3.6 논리회로 설계 ... 111
 3.7 AND-OR-INVERT 게이트 ... 123
 3.8 카르노 맵을 사용한 부울 식의 간략화 ... 125
 3.9 프로그램 가능한 논리 디바이스 ... 127
 3.10 조합논리 회로의 고장점검 ... 131
 디지털 응용 : 부울 대수 ... 133
 LAB 3A 부울대수 ... 145
 LAB 3B 논리 변환기 ... 148
4장 배타적 OR게이트 ... 151
 4.1 배타적-OR ... 153
 4.2 허가／금지 ... 156
 4.3 파형 해석 ... 157
 4.4 배타적-NOR ... 158
 4.5 패리티 ... 160
 4.6 짝수-패리티 발생기 ... 162
4.7 짝수／홀수-패리티 발생기 ... 164
 4.8 패리티 검사기 ... 166
 4.9 9-비트 패리티 발생기／검사기 ... 168
 4.10 비교기 ... 173
 4.11 프로그램 가능한 논리 장치 ... 179
 4.12 배타적-OR 회로의 고장점검 ... 191
 디지털 응용 : 패리티 ... 192
 LAB 4A 배타적-OR ... 198
 LAB 4B 패리티 발생기／검사기 ... 200
5장 가산기 ... 203
 5.1 반가산기 ... 205
 5.2 전가산기 ... 206
 5.3 2진 1의 보수 감산 ... 214
 5.4 1의 보수 가산／감산기 회로 ... 216
 5.5 2진 2의 보수 감산 ... 221
 5.6 2의 보수 가산／감산기 회로 ... 224
 5.7 부호화 2의 보수 ... 230
 5.8 2진화 10진수 가산(BCD 가산법) ... 236
 5.9 2진화 10진수 가산기 회로 ... 238
 5.10 산술논리장치(ALU) ... 241
 5.11 GAL 프로그래밍 ... 243
 5.12 가산기 회로의 고장점검 ... 250
 디지털 응용 : 부동소수점 장치(FPU) ... 251
 LAB 5A 가산기 ... 257
 LAB 5B 가산기 회로 ... 259
6장 규격과 개방-콜렉터 게이트 ... 261
 6.1 TTL의 하우 패밀리 ... 263
 6.2 TTL의 전기적 특성 ... 263
 6.3 TTL의 공급 전류 ... 269
 6.4 TTL의 스위칭 특성 ... 270
 6.5 TTL 개방-콜렉터 게이트 ... 274
 6.6 개방-콜렉터 응용 ... 276
 6.7 CMOS ... 278
 6.8 CMOS 하위 패밀리 ... 278
 6.9 CMOS 규격 ... 281
 6.10 TTL과 CMOS의 인터페이스 ... 284
 6.11 저전압 CMOS ... 286
 6.12 에미터 결합 논리 ... 288
 6.13 ECL과 다른 논리 패밀리와의 인터페이스 ... 290
 6.14 표면 실장 기술 ... 292
 6.15 GAL 규격 ... 294
 6.16 TTL와 CMOS 소자의 고장점검 ... 294
 디지털 응용 : 격자-핀 그리드 배열 ... 296
 LAB 6A 규격과 개방-콜렉터 게이트 ... 300
 LAB 6B 규격과 개방-드레인 인버터 ... 303
7장 플립-플롭 ... 305
 7.1 플립-플롭의 소개 ... 307
 7.2 교차된 NAND SET-RESET 플립-플롭 ... 307
 7.3 교차된 NOR SET-RESET 플립-플롭 ... 309
 7.4 교차된 NAND와 교차된 NOR SET-RESET 플립-플롭의 비교 ... 311
 7.5 디바운스 스위치로서 SET-RESET 플립-플롭의 사용 ... 312
 7.6 게이티드 SET-RESET 플립-플롭 ... 313
 7.7 투명 D 플립-플롭 ... 315
 7.8 마스터-슬레이브 D 플립-플롭 ... 318
 7.9 펄스 에지-트리거드 D 플립-플롭 ... 324
 7.10 PLD를 사용한 SET-RESET NAND 게이트 플립-플롭 ... 325
 7.11 디지털 회로의 고장점검 ... 328
 디지털 응용 : 기계적 플립-플롭 ... 331
 LAB 7A 플립-플롭 ... 335
 LAB 7B 플립-플롭 ... 336
8장 마스터-슬레이브 D와 JK 플립-플롭 ... 337
 8.1 마스터-슬레이브 D 플립-플롭의 토글 ... 339
 8.2 JK 플립-플롭 ... 340
 8.3 논오버래핑 클럭 ... 343
 8.4 시프트 카운터 ... 345
 8.5 대표적인 JK 플립-플롭IC ... 348
 8.6 논오버랩핑 클럭 만들기 ... 349
 8.7 JK 플립-플롭의 고장점검 ... 354
 디지털 응용 : IGBT 브리지 회로 ... 357
 LAB 8A 시프트 카운터와 지연 클럭 ... 362
 LAB 8B JK 플립-플롭 ... 365
9장 시프트레지스터 ... 367
 9.1 JK 플립-플롭으로 구성된 시프트 레지스터 ... 369
 9.2 병렬과 직렬 데이터 ... 370
 9.3 병렬-입력 직렬-출력 ... 371
 9.4 직력 데이터 전송 형식 ... 373
 9.5 IC 시프트 레지스터 ... 377
 9.6 직렬 데이터 표준 ... 380
 9.7 ASCⅡ 코드 ... 384
 9.8 GAL16V8B PLD로서 비동기 클리어를 가진 8-비트 시프트 레지스터 구성 ... 386
 9.9 RS-232C 시스템 고장점검 ... 386
 디지털 응용 : 1489 칩을 이용한 전압 변환 ... 390
 LAB 9A 시프트 레지스터 ... 393
 LAB 9B 시프트 레지스터 ... 401
10장 카운터 ... 403
 10.1 리플 카운터 ... 405
 10.2 Divide-by-N 리플 카운터를 만들기 위한 decode-and-clear 방법 ... 406
 10.3 Divide-by-N 동기 카운터 ... 408
 10.4 프리셋 할 수 있는 카운터 ... 412
 10.5 업-다운 카운터 ... 414
 10.6 대표적인 MSI 카운터 IC들 ... 417
 10.7 Divide-by-N1／2 카운터 ... 423
 10.8 Divide-by-16 동기 카운터 구현 ... 424
 10.9 카운터의 고장점검 ... 425
 디지털 응용 : 프로그램 가능한 카운터 ... 428
 LAB 10A 카운터 ... 432
 LAB 10B 카운터 ... 435
11장 슈미트-트리거 입력과 클럭 ... 437
 11.1 슈미트-트리거 입력 ... 439
 11.2 불규칙한 파형을 정형화하기 위한 슈미트 트리거의 활용 ... 439
 11.3 슈미트-트리거 클럭 ... 440
 11.4 클럭으로 사용된 555 타이머 ... 443
 11.5 크리스탈 발진기 ... 449
 11.6 클럭 회로의 고장점검 ... 450
 디지털 응용 : 슈미트-트리거 클럭 ... 452
 LAB 11A 슈미트 트리거와 클럭 ... 457
 LAB 11B 클럭 ... 460
12장 단안정 ... 461
 12.1 단안정 디바운스 스위치 ... 463
 12.2 펄스 신장기 ... 463
 12.3 재트리거할 수 있는 단안정 ... 465
 12.4 재트리거할 수 없는 단안정 ... 467
 12.5 단안정으로서의 555 ... 468
 12.6 74121과 74LS122 ... 470
 12.7 데이터 분리기470 ... 470
 12.8 단안정의 고장점검 ... 473
 디지털 응용 : 펄스 신장기 ... 475
 LAB 12A 단안정 ... 479
 LAB 12B 단안정 ... 481
13장 디저털-아날로그와 아날로그-디지털 ... 483
 13.1 디지털-아날로그 변환을 위한 저항 회로 ... 485
 13.2 TTL 디지털-아날로그 변환기 ... 489
 13.3 전압 비교기를 사용한 아날로그-디지털 변환기 ... 492
 13.4 카운트-업과 비교 아날로그-디지털 변환기 ... 493
 13.5 연속 근사 아날로그-디지털 변환기 ... 496
 13.6 DAC0830 디지털-아날로그 변환기 집적 회로 ... 499
 13.7 3-비트 전압 비교 아날로그-디지털 변환기를 위한 논리 제작 ... 502
 13.8 디지털-아날로그 변환기 고장점검 ... 504
 디지털 응용 : 아날로그-디지털 변환기 ... 506
 LAB 13A 디지털-아날로그와 아날로그-디지털 ... 511
 LAB 13B 아날로그-디지털 변환기 ... 513
14장 디코더, 멀티클렉서, 디멀티플렉서와 표시장치 ... 515
 14.1 디코더 ... 517
 14.2 디멀티플렉서 ... 518
 14.3 멀티플렉서 ... 519
 14.4 진리표상의 논리를 멀티플렉서로의 구현 ... 519
 14.5 멀티플렉서와 디멀티플렉서 IC ... 523
 14.6 8-트레이스 오실로스코프 멀티플렉서 ... 526
 14.7 발광다이오드(LED) ... 527
 14.8 7-세그먼트 표시장치 ... 529
 14.9 액정 표시장치(LCD) ... 532
 14.10 GAL16V8B PLD를 이용한 3-to-8 디코더의 제작 ... 536
 14.11 디코더 고장점검 ... 538
 디지털 응용 : 68HC11 마이크로컨트롤러 직력 통신기용 디코더 ... 541
 LAB 14A 멀티플렉서, LED와 7-세그먼트 표시장치 ... 546
 LAB 14B LEDs ... 549
15장 3-상태 게이트와 고전류로의 인터페이스 ... 551
 15.1 3-상태 게이트 ... 553
 15.2 3-상태 반전기와 버퍼 ... 555
 15.3 컴퓨터 버스와 3-상태 게이트 ... 558
 15.4 고전류와 고전압으로의 버퍼링 ... 560
 15.5 7-세그먼트 LED 표시장치의 멀티플렉싱 ... 563
 15.6 광결합기를 사용한 회로간의 절연 방법 ... 565
 15.7 절연 게이트 바이폴라 트랜지스터(IGBT) ... 566
 15.8 고전류 디지털 회로의 고장점검 ... 568
 디지털 응용 : 광결합기의 사용 ... 569
 LAB 15A 3-상태 게이트 ... 573
 LAB 15B 고전류 인터페이스 ... 574
16장 메모리와 마이크로컴퓨터 개요 ... 575
 16.1 마이크로컴퓨터와 구성요소 ... 577
 16.2 중앙처리장치 ... 577
 16.3 컴퓨터 메모리 ... 580
 16.4 ROM ... 581
 16.5 PROM ... 582
 16.6 EPROM ... 584
 16.7 EEPROM ... 587
 16.8 정적 RAM ... 588
 16.9 동적 RAM ... 588
 16.10 컴퓨터의 입／출력 ... 593
 16.11 프로그램 ... 595
 16.12 마이크로컨트롤러 ... 598
 디지털 응용 : 68HC711E9 시스템의 CPU부분 회로도 ... 600
 LAB 16 RAM ... 604
부록 ... 607
 A Lab 실습기 계획 ... 609
 B 소요장비 ... 613
 C 핀장비 ... 615
 D NAND 게이트, MOS와 CMOS ... 623
용어해설 ... 629
해답 ... 639
찾아보기 ... 703

더보기 닫기