목차 일부
제1장 디지털 신호와 시스템
1.1 디지털 시스템 ... 14
1.2 디지털 신호와 논리 레벨(Level) ... 16
1.3 아날로그(Analog) 양의 디지털 표현 원리 ... 20
1.4 디지털 및 아날로그 시스템 ... 22
1.5 디지털 시스템의 특징 ... 24
1.6 디지털 논리의 주요 기능 소개 ... 26
...
더보기
목차 전체
제1장 디지털 신호와 시스템
1.1 디지털 시스템 ... 14
1.2 디지털 신호와 논리 레벨(Level) ... 16
1.3 아날로그(Analog) 양의 디지털 표현 원리 ... 20
1.4 디지털 및 아날로그 시스템 ... 22
1.5 디지털 시스템의 특징 ... 24
1.6 디지털 논리의 주요 기능 소개 ... 26
1.7 디지털 집적회로(Digital integrated circuits) ... 32
1.8 병렬 방식과 직렬 방식의 표현(parallel versus serial representation) ... 36
1.9 디지털 시스템 응용 ... 38
학습포인트 ... 41
연습문제 ... 42
제2장 수의 체계와 정보의 코드
2.1 진수와 진수변환 ... 48
2.1.1 10진수(Decimal Numbers) ... 48
2.1.2 2진수-10진수 변환 ... 49
2.1.3 10진수-2진수 변환 ... 49
2.1.4 2진 연산(Binary Arithmetic) ... 51
2.1.5 8진수체계 ... 54
2.1.6 8진수를 10진수로 변환 ... 54
2.1.7 10진수를 8진수로 변환 ... 55
2.1.8 8진수를 2진수로 변환 ... 55
2.1.9 2진수를 8진수로 변환 ... 56
2.1.10 16진수 체계 ... 58
2.2 정보와 코드 ... 62
2.2.1 BCD(binary coded decimal)코드 ... 62
2.2.2 8421 코드 ... 63
2.2.3 3초과 코드(Excess-3 code) ... 64
2.2.4 그레이 코드(Gray code) ... 65
2.2.5 자기보수코드 ... 69
2.2.6 8진 코드와 16진 코드 ... 70
2.2.7 보수(complement) ... 72
2.2.8 알파뉴메릭 코드 ... 81
2.3 에러검출(ERROR Detection) ... 86
2.3.1 패리티 비트 ... 88
2.3.2 패리티(parity)와 에러(ERROR)검출 ... 88
2.3.3 해밍 코드(hamming code)와 에러교정(error correction) ... 91
2.4 디지털 산술(digital arithmetic) ... 93
2.4.1 2진 덧셈(binary addition) ... 97
2.4.2 부호화된 수의 표현(representing signed number) ... 99
2.4.3 2진수의 곱셉(multiplication of binary number) ... 103
2.4.4 2진 나눗셈(binary division) ... 105
2.4.5 BCD 덧셈(BCD addition) ... 103
2.4.6 16진수 산술 연산(hexadecimal arithmetic) ... 107
학습포인트 ... 111
연습문제 ... 113
제3장 부울 대수와 논리 소자
3.1 부울(Boole)대수 ... 118
3.1.1 부울 연산(Boolean operations) ... 120
3.1.2 논리 식(Logic Expressions) ... 121
3.1.3 부울 대수의 법칙과 규칙(Rules and laws of boolean Algebra) ... 127
3.1.4 드모르간의 정리(DeMorgan's Theorems) ... 137
3.1.5 게이트 회로에 대한 부울식(Boole Expression for Gate Networks) ... 139
3.2 논리 게이트(Logic Gates) ... 142
3.2.1 인버터(The Inverter) ... 142
3.2.2 AND 게이트(The AND Gate) ... 146
3.2.3 OR 게이트(The OR Gate) ... 152
3.2.4 NAND 게이트(The NAND Gate) ... 156
3.2.5 NOR 게이트(The NOR Gate) ... 160
3.2.6 Exclusive-OR 게이트와 Exclusive-NOR 게이트 ... 164
3.3 부울(Boole)함수의 간략화 ... 169
3.3.1 논리함수의 최소 항과 최대 항 ... 170
3.3.2 부울 대수와 논리 간략화 ... 171
3.3.3 카나프 맵(Karnaugh Map)에 의한 간략화 ... 176
3.4 집적회로 논리 군 ... 186
학습포인트 ... 192
연습문제 ... 194
제4장 기본 논리회로와 조합 논리회로
4.1 개요 ... 200
4.1.1 조합 논리회로 ... 200
4.1.2 조합 논리회로 설계와 해석방법 ... 201
4.1.3 기본 논리 회로(Logic circuit) ... 202
4.2 디지털 산술 ... 206
4.3 통신 논리회로 ... 248
4.3.1 패리티 논리 ... 249
4.3.2 패리티 검사기(Parity checker) ... 249
4.3.3 2진 게이트와 그레이/ 2진 변환(Binary-to-Gray and Gray-to-Binary Conversion) ... 252
4.4 디지털 시스템 응용 ... 253
4.4.1 7-세그먼트 디스플레이 ... 253
학습포인트 ... 265
연습문제 ... 267
제5장 순서논리 회로와 플립플롭
5.1 개요
5.2 멀티바이브레이터(Multivibrator)회로 ... 277
5.2.1 비 안정 멀티바이브레이터 ... 278
5.2.2 단 안정 멀티 바이브레이터 ... 281
5.2.3 슈미트 트리거(schmit trigger) ... 282
5.3 플립플롭(Flip - Flop) ... 283
5.3.1 래취(Latch) ... 284
5.3.2 Clocked R-S 플립플롭 ... 289
5.3.3 D 플립플롭 ... 291
5.3.4 JK 플립플롭 ... 294
5.3.5 T 플립플롭 ... 296
5.3.6 마스터 - 슬레이브 플립플롭(Master - Slave Flip-flop) ... 298
5.4 순서 논리 회로 설계 ... 299
5.4.1 순서 논리 회로 설계순서 ... 300
5.5 원-샷(one-shot) ... 301
5.6 555 타이머 ... 315
학습포인트 ... 322
연습문제 ... 327
제6장 카운터(Counter)와 레지스터(Register)
6.1 개요 ... 336
6.2 2진 리플 계수기(binary ripple counter) ... 337
6.3 캐스케이드(cascade) 카운터 ... 342
6.4 모듈러스(Modulus) 계수기 ... 343
6.4.1 궤환(Feedback)을 이용한 비동기 계수기 ... 344
6.4.2 논리형(Reset형) 계수기 ... 347
6.5 리플카운터에서 전파지연(propagation delay in ripple counter) ... 353
6.6 동기식 계수기 ... 358
6.7 업/다운 카운터(up-down counter) ... 359
6.8 특수카운터 ... 364
6.8.1 링 카운터(Ring counter) ... 365
6.8.2 존슨 카운터(Johnson counter) ... 366
6.9 레지스터(Register)및 쉬프트레지스터(Shift-Register) ... 368
6.9.1 직렬-입/직렬-출 시프트 레지스터(serial in/serial out Shift Register) ... 370
6.9.2 직렬-입/병렬-출 시프트 레지스터(serial in/parallel out Shift Register) ... 371
6.9.3 병렬-입/직렬-출 시프트 레지스터(parallel in/serial out Shift Register) ... 373
6.9.4 병렬-입/병렬-출 시프트 레지스터(parallel in/parallel out Shift Register) ... 374
6.9.5 양 방향 시프트 레지스터 ... 375
6.10 카운터의 응용 ... 376
6.10.1 직렬 BCD 카운터(cascading BCD counter) ... 376
6.10.2 디지털 주파수계(digital frequency counter) ... 378
6.10.3 샘플링 간격(sampling interval)을 얻는 방법 ... 382
6.10.4 디지털시계(digital clock) ... 383
6.11 레지스터(register)의 응용 ... 387
6.11.1 시간지연 장치 ... 387
6.11.2 범용 비동기 송ㆍ수신기(UART: Universal Asynchronous Receiver Transmitter) ... 388
6.11.3 자동차 주차 제어 ... 340
학습포인트 ... 392
연습문제 ... 394
제7장 기억장치(Memory unit)
7.1 개요 ... 398
7.2 반도체 메모리 분류 및 용어 정리 ... 400
7.3 메모리 기본동작 ... 405
7.3.1 데이터 입ㆍ출력 선, 번지라인, 용량 표현 ... 407
7.3.2 데이터 읽기 동작(Data Read Operation) ... 408
7.3.3 데이터 쓰기 동작(Data Write Operation) ... 409
7.3.4 CPU와 메모리의 연결 ... 410
7.4 반도체 메모리의 기본 형태 ... 411
7.4.1 READ 전용 메모리(ROM: read only memory) ... 411
7.4.2 READ/WRITE 랜덤 엑세스 메모리(RAM: random access memory) ... 415
7.5 메모리 맵(Memory Map)과 용량 확장 ... 420
7.6 자기코어 기억장치(Magnetic Core Memory Device) ... 425
7.7 주요 보조 기억 장치 ... 427
7.8 특수 형태의 기억 장치 ... 433
학습포인트 ... 438
연습문제 ... 440
제8장 아날로그-디지털 변환기술
8.1 개요 ... 448
8.2 디지털/아날로그(D/A) 변환 ... 450
8.3 디지털/아날로그(D/A) 변환기의 성능 및 특성 ... 461
8.4 아날로그/디지털(A/D) 변환기 ... 463
8.4.1 플래쉬 A/D 변환기 ... 463
8.4.2 디지털-램프 A/D 변환기 ... 465
8.4.3 트랙킹 A/D 변환기 ... 467
8.4.4 단일-기울기 A/D 변환기 ... 469
8.4.5 연속-근사 A/D 변환기 ... 470
8.4.6 데이터 취득(Data Acquisition) ... 472
8.4.7 샘플 & 홀드 회로(sample and hold circuit) ... 474
8.4.8 디지털 전압계(digital voltmeter) ... 477
학습포인트 ... 479
연습문제 ... 481
제9장 디지털 장치 인터페이스
9.1 내부 시스템 인터페이스 ... 486
9.2 외부 시스템 인터페이스 ... 492
9.3 모뎀(Modem)과 인터페이스 ... 502
학습포인트 ... 506
연습문제 ... 507
제10장 집적회로 기술
10.1 기본적인 동작특성과 파라미터 ... 512
10.2 TTL 회로 ... 523
10.3 CMOS 회로 ... 535
10.4 논리 패밀리의 인터페이싱(Interfacing Logic Families) ... 542
학습포인트 ... 546
연습문제 ... 548
부록 ... 555
찾아보기 ... 581
더보기 닫기