목차 일부
1. 수의 체계
1.1 2진수(Binary number) ... 18
1.2 8진수(Octal number) ... 19
1.3 16진수(Hexadecimal number) ... 20
1.4 진수의 상호 변환 ... 21
1.4.1 2진수와 10진수간의 변환 ... 22
1.4.2 8진수와 10진수간의 변환 .....
더보기
목차 전체
1. 수의 체계
1.1 2진수(Binary number) ... 18
1.2 8진수(Octal number) ... 19
1.3 16진수(Hexadecimal number) ... 20
1.4 진수의 상호 변환 ... 21
1.4.1 2진수와 10진수간의 변환 ... 22
1.4.2 8진수와 10진수간의 변환 ... 24
1.4.3 16진수와 10진수간의 변환 ... 25
1.4.4 2진수와 8진수간의 변환 ... 26
1.4.5 2진수와 16진수간의 변환 ... 27
1.4.6 8진수와 16진수간의 변환 ... 28
1.5 진수의 연산 ... 29
1.5.1 덧셈(Addition) ... 29
1.5.2 뺄셈(Subtraction) ... 30
1.5.3 곱셈(Multiplication) ... 31
1.5.4 나눗셈(Division) ... 32
1.6 보수(Complement)를 이용한 연산 ... 33
1.6.1 2진수의 보수 ... 33
1.6.2 1의 보수에 의한 뺄셈 ... 36
1.6.3 2의 보수에 의한 뺄셈 ... 37
연습문제 ... 39
2. 정보의 부호화
2.1 BCD 코드 ... 46
2.2 BCD 코드의 덧셈 ... 47
2.3 초과 3 코드(Excess-3 code) ... 49
2.4 그레이 코드(Gray code) ... 51
2.5 기타 BCD 코드 ... 53
2.6 패리티 비트 코드(Parity bit code) ... 55
2.7 해밍 코드(Hamming code) ... 57
2.8 알파뉴메릭 코드(Alphanumeric code) ... 59
연습문제 ... 64
3. 기본 논리 회로
3.1 NOT 회로 ... 70
3.2 AND 회로 ... 72
3.3 OR 회로 ... 74
3.4 NAND 회로 ... 75
3.5 NOR 회로 ... 77
3.6 XOR 회로 ... 78
3.7 XNOR 회로 ... 80
3.8 집적회로(IC) ... 82
연습문제 ... 90
4. 논리 회로의 간소화
4.1 부울 대수(Boolean algebra) ... 98
4.2 쌍대 법칙과 컨센서스 정리 ... 102
4.3 드모르간(De Morgan)법칙 ... 105
4.4 논리 함수의 표준형 ... 108
4.5 카르나도(Karnaugh map)의 작성 방법 ... 112
4.5.1 2변수 맵 작성 ... 113
4.5.2 3변수 맵 작성 ... 114
4.5.3 4변수 맵 작성 ... 115
4.6 카르나도(Karnaugh map)에 의한 간소화 ... 117
4.7 무정의 조건(don't care)에 의한 간소화 ... 121
4.8 테이블에 의한 간소화 ... 123
4.9 NAND(NOR) 응용 회로 ... 127
4.9.1 NAND 응용 회로 ... 128
4.9.2 NOR 응용 회로 ... 130
연습문제 ... 133
5. 조합 논리 회로
5.1 가산기(Adder) ... 138
5.1.1 반가산기(Half Adder) ... 138
5.1.2 전가산기(Full Adder) ... 139
5.1.3 다중 비트 가산기 ... 142
5.2 감산기(Subtractor) ... 143
5.2.1 반감산기(Half Subtractor) ... 143
5.2.2 전감산기(Full Subtractor) ... 145
5.3 대소 비교기 및 일치 회로 ... 149
5.3.1 대소 비교기 ... 149
5.3.2 일치 회로 ... 150
5.4 한정 회로 및 다수결 회로 ... 152
5.5 인코더와 디코더(Encoder and Decoder) ... 154
5.5.1 인코더 ... 154
5.5.2 디코더 ... 155
5.5.3 BCD to 7 세그먼트 디코더 ... 157
5.6 멀티플렉서와 디멀티플렉서(MUX and DEMUX) ... 160
5.6.1 멀티플렉서(Multiplexer) ... 160
5.6.2 디멀티플렉서(Demultiplexer) ... 162
5.7 패리티 검사 회로(Parity check circuit) ... 164
5.8 코드 변환기(Code converter) ... 166
5.8.1 BCD-초과 3코드 변환기 ... 166
5.8.2 2진수-그레이 코드 변환기 ... 169
연습문제 ... 170
6. 플립 플롭
6.1 래치와 플립플롭(Latch and Flip-Flop) ... 178
6.2 RS 래치(RS Latch) ... 179
6.3 RS 플립플롭(RS F / F) ... 183
6.4 D 플립플롭(D F / F) ... 187
6.5 JK 플립플롭(JK F / F) ... 191
6.6 T 플립플롭(T F / F) ... 197
6.7 프리셋과 클리어(Preset and Clear) ... 201
6.8 플립플롭의 기본 응용 회로 ... 203
6.8.1 레지스터(Register) ... 203
6.8.2 주파수 분주기(Frequency divider) ... 204
6.8.3 계수기(Counter) ... 206
연습문제 ... 208
7. 순차 회로 설계
7.1 동기식 순차 회로 ... 216
7.1.1 상태표 ... 217
7.1.2 상태도 ... 218
7.1.3 상태 방정식 ... 219
7.1.4 입력 함수 ... 221
7.2 플립플롭의 여기표 ... 221
7.3 순차 회로 상태 축소 ... 224
7.4 순차 회로 설계 ... 227
연습문제 ... 231
8. 카운터와 레지스터
8.1 비동기식 카운터 ... 238
8.1.1 2ⁿ진 카운터 ... 238
8.1.2 N진 카운터 ... 240
8.2 동기식 카운터 ... 244
8.2.1 3진 카운터 ... 244
8.2.2 4진 카운터 ... 247
8.2.3 8진 카운터 ... 249
8.2.4 BCD 10진 카운터 ... 252
8.3 레지스터 ... 255
8.3.1 좌측 이동 레지스터 ... 256
8.3.2 우측 이동 레지스터 ... 258
8.3.3 직·병력 입·출력 레지스터 ... 260
8.3.4 병렬 레지스터 ... 262
8.4 쉬프트 카운터 ... 263
8.4.1 존슨 카운터(Johnson counter) ... 263
8.4.2 링 카운터(Ring counter) ... 264
연습문제 ... 266
9. 메모리와 PLD
9.1 메모리의 개요 ... 272
9.2 ROM ... 274
9.3 RAM ... 278
9.3.1 SRAM ... 278
9.3.2 DRAM ... 280
9.4 메모리의 확장 ... 284
9.4.1 워드 길이 확장 ... 285
9.4.2 워드 용량 확장 ... 286
9.5 프로그램 논리 장치(PLD) ... 288
9.5.1 PLA ... 288
9.5.2 PAL ... 291
연습문제 ... 295
10. 디지털 집적회로
10.1 기본 게이트 회로 ... 302
10.1.1 NOT 회로 ... 302
10.1.2 AND 회로 ... 302
10.1.3 OR 회로 ... 303
10.1.4 NAND 회로 ... 303
10.1.5 NOR 회로 ... 304
10.2 TTL ... 305
10.2.1 표준형 TTL ... 306
10.2.2 쇼트키형 TTL ... 308
10.2.3 TTL IC의 성질 ... 309
10.3 ECL ... 312
10.4 I²L ... 314
10.5 CMOS ... 316
10.6 IC 인터페이스 ... 318
10.6.1 CMOS와 TTL의 인터페이스 ... 318
10.6.2 TTL과 CMOS의 인터페이스 ... 319
연습문제 ... 321
부록
74 시리즈 TTL 과 HC-MOS ... 325
4000 / 45000 시리즈 CMOS ... 343
마이컴 주변 LSI 와 메모리 IC ... 351
마이크로 프로세서 ... 355
A / D, D ... 356
참고문헌 ... 359
찾아보기 ... 359
더보기 닫기
Export to Refworks
캠퍼스간대출
소재불명도서
자료배달서비스
인쇄
