목차 일부

저자 맟 역자 소개 ... 4
역자 머리말 ... 5
저자 머리말 ... 6
학습 로드맵 ... 7
강의 계획 ... 8
강의 보조 자료 및 참고 자료 ... 9
Chapter 01. 디지털 정보
   01 아날로그와 디지털 ... 18
   02 2진수 ... 22
      1. 2진법 수치의 표현 ... 23
      2. 2진→10진 변환 ... ...

더보기

목차 전체

저자 맟 역자 소개 ... 4
역자 머리말 ... 5
저자 머리말 ... 6
학습 로드맵 ... 7
강의 계획 ... 8
강의 보조 자료 및 참고 자료 ... 9
Chapter 01. 디지털 정보
   01 아날로그와 디지털 ... 18
   02 2진수 ... 22
      1. 2진법 수치의 표현 ... 23
      2. 2진→10진 변환 ... 24
      3. 10진→2진 변환 ... 26
   03 8진수와 16진수 ... 28
      1. 16진, 8진→10진 변환 ... 28
      2. 10진→16진,8진 변환 ... 31
      3. 2진, 8진, 16진의 상호 변환 ... 33
   04 BCD 코드 ... 35
   05 오류 검출 ... 37
   06 2진수 연산 ... 44
      1. 덧셈 ... 44
      2. 뺄셈 ... 47
      3. 보수를 이용한 연산 ... 49
      4. 곱셈 ... 57
      5. 나눗셈 ... 58
   Q&A ... 61
   연습문제 ... 63
Chapter 02. 논리대수
   01 기본 논리연산 ... 70
      1. 논리와 명제 ... 70
      2. 부울대수 ... 70
      3. 복합명제와 논리연산 ... 71
      4. 논리곱(AND) ... 71
      5. 논리합(OR) ... 72
      6. 논리부정(NOR) ... 72
   02 기본 법칙과 정리 ... 74
      1. 벤다이어그램 ... 74
      2. 부울대수의 기본법칙 ... 77
      3. 드모르간 정리 ... 79
   03 논리식 구하기 ... 81
      1. 진리값과 진리표 ... 81
      2. 최소항의 합 정형 ... 84
      3. 최대항의 곱 정형 ... 85
      4. 정형 사이의 변환 ... 86
   04 논리식의 간단화 ... 88
      1. 기본법칙을 이용한 간단화 ... 88
      2. 카르노 맵에 의한 간단화 ... 90
   Q&A ... 102
   연습문제 ... 106
Chapter 03. 논리회로
   01 기본 논리회로 ... 114
      1. AND 회로 ... 114
      2. OR 회로 ... 115
      3. NOT 회로 ... 115
      4. NAND 회로 ... 116
      5. NOR 회로 ... 117
      6. 버퍼 회로 ... 117
   02 회로 구성 ... 119
      1. 구성 회로와 설계 방법 ... 119
      2. 정논리와 부논리 ... 121
      3. 정논리／부논리와 AND／OR의 관계 ... 122
      4. 드모르간 정리에 의한 회로 변환 ... 128
      5. 드모르간 정리에 의해 모든 논리를 NAND 회로로 변환 ... 129
   Q&A ... 131
   연습문제 ... 133
Chapter 04. 하드웨어 기술 언어
   01 하드웨어 기술 언어의 개요 ... 140
   02 기본 논리회로의 HDL화 ... 142
      1. AND 회로 ... 142
      2. OR 회로 ... 149
      3. NAND 회로 ... 149
      4. NOR 회로 ... 153
      5. NOT 회로 ... 154
      6. BUF 회로 ... 155
   03 시뮬레이션 ... 156
      1. 테스트 벤치 설정 ... 156
      2. 신호 선언 ... 157
      3. 컴포넌트 선언 ... 158
      4. 하위층 엔티티의 호출 ... 159
      5. 하위층 엔티티의 입력 파형 정의 ... 160
      6. 2AND 회로의 시뮬레이션 결과 ... 164
      7. 기타 회로의 시뮬레이션 결과 ... 166
   04 논리합성 ... 169
   Q&A ... 171
   연습문제 ... 172
Chapter 05. 조합회로
   01 배타적 논리합 회로 ... 180
      1. 진리표와 카르노 맵 ... 180
      2. 동작과 회로기호 ... 181
      3. EXOR 회로의 VHDL 기술 ... 181
   02 선택기 ... 195
      1. 진리표와 논리식 ... 195
      2. 선택기의 VHDL 기술 ... 199
   03 비교기 ... 217
      1. 진리표와 카르노 맵 ... 217
      2. 비교기의 VHDL 기술 ... 221
      3. 입력 버스 폭을 확장한 비교기 ... 224
      4. 전비교기 및 4비트 비교기의 VHDL 기술 ... 227
   04 인코더 ... 235
      1. 10진-BCD 인코더 ... 235
      2. 문제를 해결한 인코더 ... 237
      3. 10진-BCD 인코더의 시뮬레이션 ... 238
   05 디코더 ... 246
      1. BCD-10진 디코더 ... 246
      2. BCD-10진 디코더의 시뮬레이션 ... 250
   06 7-세그먼트 디코더의 설계 ... 253
      1. 7-세그먼트의 동작 ... 253
      2. 진리표, 카르노 맵, 논리식, 회로도 ... 254
      3. 7-세그먼트 디코더의 시뮬레이션 ... 258
   07 패리티 회로 ... 261
      1. 4비트 패리티 생성기 ... 261
      2. 5비트 패리티 검사기 ... 264
      3. 4비트 짝수 패리티 생성기의 시뮬레이션 ... 265
   Q&A ... 269
   연습문제 ... 274
Chapter 06. 디지털 IC
   01 디지털 회로 제작 ... 286
   02 디지털 IC의 특성 ... 291
      1. 출력 전압 ... 291
      2. 입력 전압 ... 292
      3. 출력 전류 ... 293
      4. 입력 전류 ... 294
   03 팬 아웃 ... 296
      1. 팬 아웃 ... 296
      2. 시리즈가 다른 경우 ... 298
   04 전파지연시간 ... 300
      1. TTL과 CMOS ... 300
      2. TTL의 종류(시리즈) ... 301
      3. CMOS의 종류 ... 302
      4. 전파지연시간 ... 303
      5. 전파지연시간의 VHDL 기술 ... 304
      6. 관성지연과 전파지연 ... 309
   05 소비전력 ... 310
   06 풀업과 풀다운 ... 312
      1. 풀업 저항과 풀다운 저항 ... 312
      2. 풀다운 ... 314
   07 출력 형식 ... 315
      1. 토템폴 출력 ... 315
      2. 3-상태 출력 ... 316
      3. 3-상태 출력이나 결선 논리의 VHDL 기술 ... 319
      4. bit와 std_logic의 차이 ... 322
      5. 개발 컬렉터 출력 ... 323
      6. 지속 3-상태 출력 ... 325
   08 스파이크 전류와 바이패스 컨덴서 ... 327
      1. 스파이크 전류 ... 327
      2. 바이패스 컨덴서 ... 329
      3. 연속 스텝핑과 부할 스텝핑 ... 330
   Q&A ... 332
   연습문제 ... 334
Chapter 07. 플립플롭
   들어가기에 앞서 ... 346
   01 비동기형 RS 플립플롭 ... 347
      1. 동작과 회로기호 ... 347
      2. 상태 천이표와 특성 방정식 ... 350
      3. 상태 천이도 ... 351
      4. 플립플롭의 초기 상태 ... 352
      5. NAND 회로에 의한 비동기형 RS 플립플롭 ... 353
      6. 비동기형 RS 플립플롭의 VHDL 기술 ... 351
   02 비동기형 T 플립플롭 ... 361
      1. 동작과 회로기호 ... 361
      2. 상태 천이표, 특성 방정식, 상태 천이도 ... 362
      3. 초기 상태 ... 363
      4. 비동기형 T 플립플롭의 VHDL 기술 ... 363
   03 동기형 RS 플립플롭 ... 366
      1. 동작과 회로기호 ... 366
      2. 상태 천이표, 특성 방정식, 상태 천이도 ... 367
      3. 동기형 RS 플립플롭의 VHDL 기술 ... 368
   04 동기형 T 플립플롭 ... 372
      1. 동작과 회로기호 ... 372
      2. 상태 천이표, 특성 방정식, 상태 천이도 ... 373
      3. 동기형 T 플립플롭의 VHDL 기술 ... 373
   05 동기형 D 플립플롭 ... 376
      1. 동작과 회로기호 ... 376
      2. 상태 천이표, 특성 방정식, 상태 천이도 ... 377
      3. 동기형 D 플립플롭의 VHDL 기술 ... 377
   06 동기형 JK 플립플롭 ... 380
      1. 동작과 회로기호 ... 380
      2. 상태 천이표, 특성 방정식, 상태 천이도 ... 381
      3. 동기형 JK 플립플롭의 VHDL 기술 ... 382
   07 특성 방적식의 응용 ... 386
      1. 동기형 RS 플립플롭 ... 386
      2. 동기형 T 플립플롭 ... 387
      3. 동기형 JK 플립플롭 ... 388
   08 비동기 R+ 동기형 D 플립플롭 ... 392
      1. 동작과 회로기호 ... 392
      2. 상태 천이표 ... 393
      3. 비동기 R+ 동기형 D 플립플롭의 VHDL 기술 ... 394
   09 비동기 RS+ 동기형 D 플립플롭 ... 397
      1. 동작과 회로기호 ... 397
      2. 상태 천이표 ... 398
      3. 비동기 RS+ 동기형 D 플립플롭의 VHDL 기술 ... 399
   10 비동기 R+ 동기형 JK 플립플롭 ... 402
   11 래치 회로 ... 4104
      1. 동작과 회로기호 ... 404
      2. 래치 회로의 VHDL 기술 ... 405
   12 플립플롭의 전파지연시간 ... 409
      1. 전파지연시간의 포함된 플립플롭의 VHDL 기술 ... 410
   Q&A ... 413
   연습문제 ... 418
Chapter 08. 순서회로
   01 레지스터 ... 434
      1. 동작과 회로기호 ... 434
      2. 레지스터의 VHDL 기술 ... 436
      3. VHDL에 의한 레지스터 계층 설계 ... 439
   02 시프트 레지스터 ... 442
      1. 동작과 회로도 ... 442
      2. 시프트 레지스터의 VHDL 기술 ... 446
   03 비동기식 카운터 ... 458
      1. 비동기식 2ⁿ진 카운터 ... 458
      2. 비동기식 N진 카운터 ... 468
   04 동기식 카운터 ... 476
      1. 동기식 2ⁿ진 카운터 ... 476
      2. 동기식 N진 카운터 ... 482
   05 동기식 회로의 설계 ... 488
      1. 4진 상향 카운터의 설계 ... 488
      2. JK 플립플롭에 의한 4진 상향 카운터의 설계 ... 489
      3. D 플립플롭에 의한 10진 상향 카운터의 설계 ... 491
      4. JK 플립플롭에 의한 10진 상향 카운터의 설계 ... 493
   06 순서회로의 리셋 ... 497
      1. 비동기 리셋 ... 497
      2. 동기 리셋 ... 497
   07 최대 클럭 주파수 ... 504
      1. 유지시간과 설정시간 ... 504
      2. 최대 클럭 주파수 ... 507
   Q&A ... 510
   연습문제 ... 515
Chapter 09. 연산회로
   01 기본 연산회로 ... 536
      1. 반가산기 ... 536
      2. 전가산기 ... 540
      3. 반감산기 ... 549
      4. 전감산기 ... 552
   02 덧셈회로 ... 560
      1. 전가산기를 사용한 덧셈 회로 ... 560
      2. 덧셈 회로의 고속화 ... 565
      3. 연산 속도의 검증 ... 570
      4. BCD 덧셈 회로 ... 576
   03 전감산기를 사용한 뺄셈 회로 ... 584
   04 보수를 사용한 덧뺄셈 회로 ... 588
   05 unsigned와 signed ... 595
   Q&A ... 600
   연습문제 ... 604
Chapter 10. 동기식 회로 설계
   01 동작가능신호가 있는 레지스터 ... 608
      1. 동작가능신호가 있는 플립플롭 ... 610
      2. 동작가능신호가 있는 레지스터의 VHDL 기술 ... 612
   02 동작가능신호가 있는 시프트 레지스터 ... 615
      1. 직렬입력 병렬출력 시프트 레지스터 ... 615
      2. 직렬입력 병렬출력 시프트 레지스터의 VHDL 기술 ... 616
      3. 병렬입력 직렬출력 시프트 레지스터 ... 617
      4. 2단 논리에 의한 병렬입력 직렬출력 시프트 레지스터 ... 620
      5. 병렬입력 직렬출력 시프트 레지스터의 VHDL 기술 ... 621
   03 동작가능신호가 있는 카운터 ... 623
      1.「점증기」와 레지스터 ... 623
      2. 동작가능신호가 있는 카운터의 VHDL 기술 ... 626
   04 동작가능신호가 있는 상하향 카운터 ... 630
      1. 동작과 구성 ... 630
      2. 동작가능신호가 있는 상하향 카운터의 VHDL 기술 ... 633
   05 적재 및 동작가능신호가 있는 상하향 카운터 ... 636
      1. 동작과 구성 ... 636
      2. 적재 및 동작가능신호가 있는 상하향 카운터의 VHDL 기술 ... 637
   06 카운터의 종속 접속 ... 640
      1.「RC」추가 ... 640
      2. 회로기호의 종속 접속 ... 640
      3. 100진 카운터의 VHDL 기술 ... 642
      4. 시뮬레이션 결과 확인 ... 647
      5. 256진 카운터의 VHDL 기술 ... 648
   07 트랩 보정과 테스트 회로 ... 651
      1. 트랩 보정 ... 651
      2. 트랩 보정의 VHDL 기술 ... 655
      3. 테스트 회로의 추가 ... 656
      4, 테스트 회로를 고려한 VHDL 기술 ... 657
   08 입력 신호의 동기화 ... 663
      1. 비동기 리셋 신호 ... 663
      2. 동기 리셋 신호 ... 665
      3. 테스트 벤치의 신호 ... 665
   09 입력 신호 변화의 검출 ... 666
      1. 동작과 회로 구성 ... 666
      2. 검출 회로의 VHDL 기술 ... 668
   10 출력 신호의 스파이크 ... 671
      1. 스파이크 발생의 메커니즘 ... 671
      2. 스파이크가 없는 설계 ... 673
   Q&A ... 675
   연습문제 ... 679
부록
   A CD-ROM에 대해 ... 694
   B 논리 시뮬레이터와 논리합성 툴 ... 697
찾아보기 ... 698

더보기 닫기