목차 일부

저자 서문 = ⅴ
6판 저자 서문 = ⅸ
역자 서문 = xi
자습을 위한 사용법 = xiii
UNIT 1 서론 - 수의 체계와 변환
  목표 = 1
  학습가이드 = 2
  1.1 디지털시스템과 스위칭회로 = 6
  1.2 수 체계와 변환 = 8
  1.3 2진 산술연산 = 12
  1.4 음수의 표현 = 16
  1.5 2진 코드 = ...

더보기

목차 전체

저자 서문 = ⅴ
6판 저자 서문 = ⅸ
역자 서문 = xi
자습을 위한 사용법 = xiii
UNIT 1 서론 - 수의 체계와 변환
  목표 = 1
  학습가이드 = 2
  1.1 디지털시스템과 스위칭회로 = 6
  1.2 수 체계와 변환 = 8
  1.3 2진 산술연산 = 12
  1.4 음수의 표현 = 16
  1.5 2진 코드 = 21
  연습문제 = 24
UNIT 2 부울대수
  목표 = 29
  학습가이드 = 30
  2.1 서론 = 37
  2.2 기본 연산 = 37
  2.3 부울식과 진리표 = 40
  2.4 기본 정리 = 42
  2.5 교환, 결합, 분배법칙 = 44
  2.6 간략화 정리 = 46
  2.7 곱셈전개와 인수화 = 48
  2.8 드모건법칙 = 51
  연습문제 = 53
  부울대수의 법칙과 정리 = 60
UNIT 3 부울대수(계속)
  목표 = 61
  학습가이드 = 62
  3.1 곱셈전개와 인수화 식 = 68
  3.2 배타적-OR와 등가 연산 = 69
  3.3 합의정리 = 72
  3.4 스위칭식의 대수적 간략화 = 74
  3.5 등식의 유효성 증명 = 76
  프로그램화된 예제 3.1 = 79
  프로그램화된 예제 3.2 = 80
  프로그램화된 예제 3.3 = 81
  프로그램화된 예제 3.4 = 82
  프로그램화된 예제 3.5 = 83
  연습문제 = 85
UNIT 4 부울대수 응용 - 최소항과 최대항 전개
  목표 = 91
  학습가이드 = 92
  4.1 문제 서술문의 부울식 변환 = 98
  4.2 진리표를 사용하는 조합논리설계 = 100
  4.3 최소항과 최대항 전개 = 102
  4.4 일반적 최소항과 최대항 전개 = 105
  4.5 비완전 명세함수 = 108
  4.6 진리표 작성 예 = 109
  4.7 2진수 덧셈기와 뺄셈기 설계 = 112
  연습문제 = 117
UNIT 5 카노맵
  목표 = 125
  학습가이드 = 126
  5.1 스위칭함수의 최소 형식 = 136
  5.2 2변수와 3변수 카노맵 = 138
  5.3 4변수 카노맵 = 143
  5.4 필수주항을 이용한 최소식의 결정 = 145
  5.5 5변수 카노맵 = 150
  5.6 카노맵의 다른 사용법 = 153
  5.7 다른 형태의 카노맵 = 155
  프로그램화된 예제 5.1 = 156
  프로그램화된 예제 5.2 = 158
  연습문제 = 161
UNIT 6 퀸-맥클러스키 방법
  목표 = 169
  학습가이드 = 170
  6.1 주항의 결정 = 175
  6.2 주항차트 = 178
  6.3 패트릭 방법 = 181
  6.4 비완전 명세함수의 간략화 = 183
  6.5 변수가 있는 맵을 사용한 간략화 = 184
  6.6 결론 = 186
  프로그램화된 예제 6.1 = 187
  연습문제 = 191
UNIT 7 다단 게이트회로, NAND, NOR 게이트
  목표 = 195
  학습가이드 = 196
  7.1 다단 게이트회로 = 201
  7.2 NAND와 NOR 게이트 = 205
  7.3 NAND와 NOR 게이트를 사용하는 2단 회로의 설계 = 208
  7.4 다단 NAND와 NOR 게이트회로 설계 = 211
  7.5 다른 형태의 게이트 심벌을 사용한 회로 변환 = 212
  7.6 2단, 다중 출력회로 설계 = 215
  7.7 다중 출력 NAND와 NOR 회로 = 219
  연습문제 = 220
UNIT 8 조합회로설계와 시뮬레이션
  목표 = 227
  학습가이드 = 228
  8.1 조합회로설계 복습 = 231
  8.2 한정된 게이트 팬-인을 갖는 회로의 설계 = 232
  8.3 게이트 지연과 타이밍도 = 234
  8.4 조합논리의 해저드 = 236
  8.5 논리회로의 시뮬레이션과 시험 = 242
  연습문제 = 245
  설계문제 = 249
UNIT 9 멀티플렉서, 디코더, 프로그래머블 논리소자
  목표 = 257
  학습가이드 = 258
  9.1 서론 = 265
  9.2 멀티플렉서 = 266
  9.3 3-상태 버퍼 = 269
  9.4 디코더와 인코더 = 271
  9.5 읽기전용 메모리 = 274
  9.6 프로그래머블 논리소자 = 278
  9.7 복합 프로그래머블 논리소자 = 283
  9.8 필드 프로그래머블 게이트어레이 = 285
  연습문제 = 289
UNIT 10 VHDL 소개
  목표 = 295
  학습가이드 = 296
  10.1 조합회로의 VHDL 표현 = 301
  10.2 멀티플렉서를 위한 VHDL 모델 = 306
  10.3 VHDL 모듈 = 308
  10.4 신호와 상수 = 314
  10.5 배열 = 315
  10.6 VHDL 연산자 = 318
  10.7 패키지와 라이브러리 = 320
  10.8 IEEE 표준 논리 = 322
  10.9 VHDL의 컴파일과 시뮬레이션 = 326
  연습문제 = 327
  설계문제 = 333
UNIT 11 래치와 플립플롭
  목표 = 339
  학습가이드 = 340
  11.1 서론 = 344
  11.2 셋-리셋 래치 = 346
  11.3 게이트형 D 래치 = 350
  11.4 에지트리거 D 플립플롭 = 351
  11.5 S-R 플립플롭 = 354
  11.6 J-K 플립플롭 = 355
  11.7 T 플립플롭 = 357
  11.8 부가적인 입력을 가지는 플립플롭 = 358
  11.9 요약 = 360
  연습문제 = 361
  프로그램화된 예제 11.29 = 370
UNIT 12 레지스터와 카운터
  목표 = 373
  학습가이드 = 374
  12.1 레지스터와 레지스터 전송 = 379
  12.2 쉬프트 레지스터 = 384
  12.3 2진 카운터의 설계 = 388
  12.4 임의순서 카운터 = 393
  12.5 S-R 및 J-K 플립플롭을 사용한 카운터 설계 = 398
  12.6 플립플롭 입력식 유도-요약 = 401
  연습문제 = 405
UNIT 13 클럭형 순서회로의 분석
  목표 = 415
  학습가이드 = 416
  13.1 순서 패리티검사기 = 422
  13.2 타이밍도와 신호 추적을 통한 분석 = 425
  13.3 상태표와 그래프 = 428
  13.4 순서회로의 일반화 모델 = 436
  프로그램화된 예제 13.1 = 439
  연습문제 = 444
UNIT 14 상태그래프와 상태표
  목표 = 455
  학습가이드 = 456
  14.1 순서열 검출기의 설계 = 459
  14.2 복잡한 설계 문제 = 464
  14.3 상태그래프의 작성을 위한 가이드라인 = 468
  14.4 직렬 데이터 코드 변환 = 474
  14.5 영숫자 상태그래프 표기 = 478
  프로그램화된 예제 14.1 = 480
  프로그램화된 예제 14.2 = 482
  프로그램화된 예제 14.3 = 484
  연습문제 = 487
UNIT 15 상태표 간략화, 상태할당
  목표 = 499
  학습가이드 = 500
  15.1 중복상태의 제거 = 507
  15.2 등가상태 = 509
  15.3 관련항 차트 = 511
  15.4 등가순서회로 = 514
  15.5 불완전 명세된 상태표 = 517
  15.6 플립플롭 입력식의 유도 = 518
  15.7 등가상태할당 = 521
  15.8 상태할당 가이드라인 = 525
  15.9 one-hot 상태할당 사용 = 530
  연습문제 = 533
UNIT 16 순서회로설계
  목표 = 547
  학습가이드 = 548
  16.1 순서회로설계 과정의 요약 = 550
  16.2 설계 예제-코드 변환기 = 551
  16.3 반복회로의 설계 = 554
  16.4 ROM과 PLA를 이용한 순서회로설계 = 558
  16.5 CPLD를 사용한 순서회로설계 = 561
  16.6 FPGA를 이용한 순서회로설계 = 565
  16.7 순서회로의 시뮬레이션과 검사 = 568
  16.8 컴퓨터 이용설계(CAD)의 개요 = 573
  연습문제 = 575
  추가 문제 = 581
UNIT 17 순서논리의 VHDL
  목표 = 587
  학습가이드 = 588
  17.1 VHDL 프로세스를 이용한 플립플롭 모델화 = 593
  17.2 VHDL 프로세스를 이용한 레지스터와 카운터 모델화 = 597
  17.3 VHDL 프로세스를 이용한 조합논리 모델화 = 603
  17.4 순서머쉰의 모델화 = 605
  17.5 VHDL 코드의 합성 = 612
  17.6 프로세스와 순서문에 대한 더 많은 것 = 615
  연습문제 = 617
  시뮬레이션 문제 = 628
UNIT 18 산술연산회로
  목표 = 631
  학습가이드 = 632
  18.1 어큐뮬레이터를 가진 직렬덧셈기 = 634
  18.2 병렬곱셈기의 설계 = 638
  18.3 2진 나눗셈기의 설계 = 642
  프로그램화된 예제 18.1 = 648
  프로그램화된 예제 18.2 = 650
  연습문제 = 652
UNIT 19 SM 차트와 상태머쉰 설계
  목표 = 663
  학습가이드 = 664
  19.1 상태머쉰 차트 = 665
  19.2 SM 차트의 유도 = 670
  19.3 SM 차트의 구현 = 676
  연습문제 = 681
UNIT 20 디지털시스템 설계와 VHDL
  목표 = 687
  학습가이드 = 688
  20.1 직렬덧셈기에 대한 VHDL 코드 = 691
  20.2 2진 곱셈기에 대한 VHDL 코드 = 693
  20.3 2진 나눗셈기에 대한 VHDL 코드 = 704
  20.4 주사위게임 시뮬레이터에 대한 VHDL 코드 = 705
  20.5 맺음말 = 708
  연습문제 = 710
  실험실 설계 문제 = 713
APPENDICES
  A MOS와 CMOS 로직 = 717
  B VHDL 언어 요약 = 725
  C 합성가능한 VHDL 코드 작성요령 = 731
  D 정리(定理)의 증명 = 735
  E 학습가이드 문제와 연습문제 풀이 = 737
참고문헌 = 793
찾아보기 = 795

더보기 닫기